SN74VMEH22501
8位通用总线收发器和两个1位总线收发器
剖分LVTTL端口，反馈路径和3态输出
SCES357E - 2001年7月 - 修订2004年3月
D
德州仪器会员
D
D
D
D
D
D
D
D
D
D
D
D
D
D
Widebus
家庭
UBT收发器结合了D型
锁存器和D型触发器的
操作透明，锁定，或
计时模式
OEC电路提高了信号完整性
并降低电磁干扰
（EMI）的
符合VME64 ， 2eVME和2eSST
协议
总线收发器拆分LVTTL端口提供
为控制反馈路径和
诊断监测
I / O接口是5V容限
B端口输出（ -48毫安/ 64 mA）的
Y和A-端口输出（ -12毫安/ 12 mA）的
I
关闭
，上电三态和BIAS V
CC
支持Live插入
在3A端口总线保持数据输入
26 -W的等效串联电阻上
3A端口和Y输出
流穿架构促进
印刷电路板布局
分布式V
CC
和GND引脚最小化
高速开关噪声
闭锁性能超过100mA的每
JESD 78 ， II类
ESD保护超过JESD 22
- 2000 -V人体模型（ A114 -A ）
- 200 -V机型号（ A115 -A ）
- 1000 -V带电器件模型（ C101 ）
DGG或DGV包装
（ TOP VIEW ）
1OEBY
1A
1Y
GND
2A
2Y
V
CC
2OEBY
3A1
GND
LE
3A2
3A3
OE
GND
3A4
CLKBA
V
CC
3A5
3A6
GND
3A7
3A8
DIR
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
1OEAB
V
CC
1B
GND
BIAS V
CC
2B
V
CC
2OEAB
3B1
GND
V
CC
3B2
3B3
V
CC
GND
3B4
CLKAB
V
CC
3B5
3B6
GND
3B7
3B8
V
CC
描述/订购信息
订购信息
TA
包装
TSSOP - DGG
0 ° C至85°C
0 C 85 C
TVSOP - DGV
VFBGA - GQL
磁带和卷轴
磁带和卷轴
磁带和卷轴
订购
产品型号
SN74VMEH22501DGGR
SN74VMEH22501DGVR
SN74VMEH22501GQLR
TOP- SIDE
记号
VMEH22501
VK501
VK501
包装图纸，标准包装数量，热数据，符号和PCB设计指南
可在www.ti.com/sc/package 。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
摩托罗拉是Motorola，Inc.的商标。
OEC ， UBT和Widebus是德州仪器的商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2004年，德州仪器
邮政信箱655303
达拉斯，德克萨斯州75265
1
SCES357E - 2001年7月 - 修订2004年3月
SN74VMEH22501
8位通用总线收发器和两个1位总线收发器
剖分LVTTL端口，反馈路径和3态输出
描述/订购信息（续）
该SN74VMEH22501 8位通用总线收发器有两个组成1位三线制总线收发器，是
专为3.3 V V
CC
操作与5 V容限输入。该UBT收发器允许透明，锁定，
和数据传送的触发器模式和单独的LVTTL输入和输出端上的总线收发器提供
一个反馈路径用于控制和诊断监视。此设备之间提供了高速接口
在LVTTL逻辑电平， VME64 ， VME64x的，或VME320操作卡
背板拓扑结构。
高速底板操作是提高OEC电路和高驱动器一直是一个直接结果
设计和测试到的VME64x背板模型。而B端口I / O的驱动优化大
容性负载，其中包括伪ETL输入阈值（1/2 V
CC
±50
毫伏），以提高抗干扰能力。
这些规范支持2eVME协议中的VME64x （ ANSI / VITA 1.1 ）和2eSST协议中
VITA 1.5 。一个21槽VME系统的合理设计，设计师可以在实现320 MB的传输速率
线性背板，并且可能在VME320背板1 GB的传输速率。
所有输入和输出都是5 -V宽容与TTL和5 V CMOS输入兼容。
有源总线保持电路拥有未使用的或无驱动3A端口，在输入一个有效的逻辑状态。总线保持电路不
设置在图1A或2A的输入，任何B端口输入，或任何控制输入端。使用上拉或下拉电阻与
总线保持电路，不建议使用。
这个装置是用我住插入应用程序完全指定
关闭
，上电三态和BIAS V
CC
。在我
关闭
电路可以防止破坏性的电流通过设备时，断电/上回流。该电
三态电路置于高阻抗状态输出在上电和断电，这
防止驱动程序冲突。偏压V
CC
电路预充电和前提条件的B端口输入/输出
的连接，从而防止卡插入或移除期间在背板上的活动数据的干扰，并
允许真正的实时插入能力。
当V
CC
是在0和1.5伏特，该装置是在上电期间或断电的高阻抗状态。
然而，为了确保高阻抗状态高于1.5伏，输出使能（ OE和OEBY ）输入应当连接
到V
CC
通过上拉电阻和输出使能（ OEAB ）输入应通过一个下拉连接至GND
电阻器;该电阻的最小值由该装置的连接到该驱动器的能力来确定
输入。
VME320是一种专利的背板结构由亚利桑那州数码公司
GQL包装
（ TOP VIEW ）
1
A
B
C
D
E
F
G
H
J
K
2
3
4
5
6
端子分配
1
A
B
C
D
E
F
G
H
J
K
1OEBY
1Y
2Y
3A1
3A2
3A3
3A4
3A5
3A7
DIR
2
NC
1A
2A
2OEBY
LE
OE
CLKBA
3A6
3A8
NC
GND
VCC
GND
NC
GND
VCC
GND
NC
3
NC
GND
VCC
GND
4
NC
GND
VCC
GND
5
NC
VCC
BIAS VCC
2OEAB
VCC
VCC
CLKAB
3B6
3B8
NC
6
1OEAB
1B
2B
3B1
3B2
3B3
3B4
3B5
3B7
VCC
NC - 无内部连接
2
邮政信箱655303
达拉斯，德克萨斯州75265
SN74VMEH22501
8位通用总线收发器和两个1位总线收发器
剖分LVTTL端口，反馈路径和3态输出
SCES357E - 2001年7月 - 修订2004年3月
功能说明
该SN74VMEH22501是高驱动器（ -48/64毫安），含D型锁存器和D型的8位UBT收发
触发器的数据路径操作透明，闭锁或触发器模式。数据传输是真实的逻辑。该
器件独特的分区为8位UBT收发器具备两个集成1位三线总线收发器。
对的两个1位总线收发器的功能描述
该OEAB输入控制1B或2B端口的活动。当OEAB是高时，B端口的输出是活动的。
当OEAB低时，在B端口输出被禁止。
独立的1A和2A输入， 1Y和2Y输出提供控制和诊断反馈路径
监测。该OEBY输入控制1Y和2Y输出。当OEBY是低时，Y输出是活动的。当
OEBY为高时，Y输出被禁止。
该OEBY和OEAB输入可以连接在一起形成一个简单的方向控制，其中一个输入高收益
数据到B总线和输入低收益B的数据为Y总线。
1位总线收发器功能表
输入
OEAB
L
H
L
H
OEBY
H
H
L
L
产量
Z
数据到B总线
B数据为Y总线
数据到B总线B数据为Y总线
真正的驱动程序
真正的动力与反馈路径
模式
隔离
邮政信箱655303
达拉斯，德克萨斯州75265
3
SCES357E - 2001年7月 - 修订2004年3月
SN74VMEH22501
8位通用总线收发器和两个1位总线收发器
剖分LVTTL端口，反馈路径和3态输出
对于8位UBT收发器的功能描述
在每个方向上的图3A和图3B的数据流是通过在OE控制和方向控制（DIR）输入。当OE
为低电平时，所有3A- 3B或端口输出有效。当OE为高电平时，所有3A- 3B或端口输出处于高阻抗
状态。
功能表
输入
OE
H
L
L
DIR
X
H
L
产量
Z
3A数据3B总线
3B数据总线3A
该UBT收发功能由锁存使能（ LE ）和时钟（ CLKAB和CLKBA ）输入控制。为
图3A到3B中的数据流，所述尿素呼气试验工作在透明模式下，当LE为高。当LE为低电平时，图3A的数据
如果CLKAB被保持在高或低逻辑电平被锁存。如果LE为低电平时，图3A的数据被存储在锁存器/触发器上
CLKAB低到高的转变。
对于图3B到图3A的UBT收发器的数据流是类似于图3A 3B的，但是使用CLKBA 。
UBT收发器功能表
输入
OE
H
L
L
L
L
L
L
LE
X
L
L
H
H
L
L
CLKAB
X
H
L
X
X
↑
↑
3A
X
X
X
L
H
L
H
产量
3B
Z
B0
B0§
L
H
L
H
3A数据存储计时
真正的透明
模式
隔离
3A数据锁存存储
3A至3B的数据流被示出;图3B到图3A的数据流是类似的，但是使用CLKBA 。
在表示稳态输入条件之前输出电平建立，
只要CLKAB是前高乐去低
在表示稳态输入条件之前输出电平建立
该UBT收发器可代替任何的表1中所示的功能。
表1. SN74VMEH22501 UBT收发器的替代函数
功能
收发器
缓冲器/驱动器
锁存收发器
LATCH
寄存收发器
倒装佛罗里达州运
8位
’245, ’623, ’645
’241, ’244, ’541
’543
’373, ’573
’646, ’652
’374, ’574
SN74VMEH22501 UBT收发器替换所有上述功能
4
邮政信箱655303
达拉斯，德克萨斯州75265
SN74VMEH22501
8位通用总线收发器和两个1位总线收发器
剖分LVTTL端口，反馈路径和3态输出
SCES357E - 2001年7月 - 修订2004年3月
逻辑图（正逻辑）
48
1OEAB
1
1OEBY
2
1A
3
1Y
2OEAB
41
46
1B
2OEBY
8
5
2A
6
2Y
14
43
2B
OE
DIR
24
32
CLKAB
11
17
CLKBA
LE
9
3A1
1D
C1
CLK
1D
C1
CLK
40
3B1
七其他渠道
显示引脚数都为DGG和DGV包。
邮政信箱655303
达拉斯，德克萨斯州75265
5
SN74VMEH22501
8位通用总线收发器和两个1位总线收发器
剖分LVTTL端口，反馈路径和3态输出
SCES357E - 2001年7月 - 修订2004年3月
D
德州仪器会员
D
D
D
D
D
D
D
D
D
D
D
D
D
D
Widebus
家庭
UBT收发器结合了D型
锁存器和D型触发器的
操作透明，锁定，或
计时模式
OEC电路提高了信号完整性
并降低电磁干扰
（EMI）的
符合VME64 ， 2eVME和2eSST
协议
总线收发器拆分LVTTL端口提供
为控制反馈路径和
诊断监测
I / O接口是5V容限
B端口输出（ -48毫安/ 64 mA）的
Y和A-端口输出（ -12毫安/ 12 mA）的
I
关闭
，上电三态和BIAS V
CC
支持Live插入
在3A端口总线保持数据输入
26 -W的等效串联电阻上
3A端口和Y输出
流穿架构促进
印刷电路板布局
分布式V
CC
和GND引脚最小化
高速开关噪声
闭锁性能超过100mA的每
JESD 78 ， II类
ESD保护超过JESD 22
- 2000 -V人体模型（ A114 -A ）
- 200 -V机型号（ A115 -A ）
- 1000 -V带电器件模型（ C101 ）
DGG或DGV包装
（ TOP VIEW ）
1OEBY
1A
1Y
GND
2A
2Y
V
CC
2OEBY
3A1
GND
LE
3A2
3A3
OE
GND
3A4
CLKBA
V
CC
3A5
3A6
GND
3A7
3A8
DIR
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
1OEAB
V
CC
1B
GND
BIAS V
CC
2B
V
CC
2OEAB
3B1
GND
V
CC
3B2
3B3
V
CC
GND
3B4
CLKAB
V
CC
3B5
3B6
GND
3B7
3B8
V
CC
描述/订购信息
订购信息
TA
包装
TSSOP - DGG
0 ° C至85°C
0 C 85 C
TVSOP - DGV
VFBGA - GQL
磁带和卷轴
磁带和卷轴
磁带和卷轴
订购
产品型号
SN74VMEH22501DGGR
SN74VMEH22501DGVR
SN74VMEH22501GQLR
TOP- SIDE
记号
VMEH22501
VK501
VK501
包装图纸，标准包装数量，热数据，符号和PCB设计指南
可在www.ti.com/sc/package 。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
摩托罗拉是Motorola，Inc.的商标。
OEC ， UBT和Widebus是德州仪器的商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2004年，德州仪器
邮政信箱655303
达拉斯，德克萨斯州75265
1
SCES357E - 2001年7月 - 修订2004年3月
SN74VMEH22501
8位通用总线收发器和两个1位总线收发器
剖分LVTTL端口，反馈路径和3态输出
描述/订购信息（续）
该SN74VMEH22501 8位通用总线收发器有两个组成1位三线制总线收发器，是
专为3.3 V V
CC
操作与5 V容限输入。该UBT收发器允许透明，锁定，
和数据传送的触发器模式和单独的LVTTL输入和输出端上的总线收发器提供
一个反馈路径用于控制和诊断监视。此设备之间提供了高速接口
在LVTTL逻辑电平， VME64 ， VME64x的，或VME320操作卡
背板拓扑结构。
高速底板操作是提高OEC电路和高驱动器一直是一个直接结果
设计和测试到的VME64x背板模型。而B端口I / O的驱动优化大
容性负载，其中包括伪ETL输入阈值（1/2 V
CC
±50
毫伏），以提高抗干扰能力。
这些规范支持2eVME协议中的VME64x （ ANSI / VITA 1.1 ）和2eSST协议中
VITA 1.5 。一个21槽VME系统的合理设计，设计师可以在实现320 MB的传输速率
线性背板，并且可能在VME320背板1 GB的传输速率。
所有输入和输出都是5 -V宽容与TTL和5 V CMOS输入兼容。
有源总线保持电路拥有未使用的或无驱动3A端口，在输入一个有效的逻辑状态。总线保持电路不
设置在图1A或2A的输入，任何B端口输入，或任何控制输入端。使用上拉或下拉电阻与
总线保持电路，不建议使用。
这个装置是用我住插入应用程序完全指定
关闭
，上电三态和BIAS V
CC
。在我
关闭
电路可以防止破坏性的电流通过设备时，断电/上回流。该电
三态电路置于高阻抗状态输出在上电和断电，这
防止驱动程序冲突。偏压V
CC
电路预充电和前提条件的B端口输入/输出
的连接，从而防止卡插入或移除期间在背板上的活动数据的干扰，并
允许真正的实时插入能力。
当V
CC
是在0和1.5伏特，该装置是在上电期间或断电的高阻抗状态。
然而，为了确保高阻抗状态高于1.5伏，输出使能（ OE和OEBY ）输入应当连接
到V
CC
通过上拉电阻和输出使能（ OEAB ）输入应通过一个下拉连接至GND
电阻器;该电阻的最小值由该装置的连接到该驱动器的能力来确定
输入。
VME320是一种专利的背板结构由亚利桑那州数码公司
GQL包装
（ TOP VIEW ）
1
A
B
C
D
E
F
G
H
J
K
2
3
4
5
6
端子分配
1
A
B
C
D
E
F
G
H
J
K
1OEBY
1Y
2Y
3A1
3A2
3A3
3A4
3A5
3A7
DIR
2
NC
1A
2A
2OEBY
LE
OE
CLKBA
3A6
3A8
NC
GND
VCC
GND
NC
GND
VCC
GND
NC
3
NC
GND
VCC
GND
4
NC
GND
VCC
GND
5
NC
VCC
BIAS VCC
2OEAB
VCC
VCC
CLKAB
3B6
3B8
NC
6
1OEAB
1B
2B
3B1
3B2
3B3
3B4
3B5
3B7
VCC
NC - 无内部连接
2
邮政信箱655303
达拉斯，德克萨斯州75265
SN74VMEH22501
8位通用总线收发器和两个1位总线收发器
剖分LVTTL端口，反馈路径和3态输出
SCES357E - 2001年7月 - 修订2004年3月
功能说明
该SN74VMEH22501是高驱动器（ -48/64毫安），含D型锁存器和D型的8位UBT收发
触发器的数据路径操作透明，闭锁或触发器模式。数据传输是真实的逻辑。该
器件独特的分区为8位UBT收发器具备两个集成1位三线总线收发器。
对的两个1位总线收发器的功能描述
该OEAB输入控制1B或2B端口的活动。当OEAB是高时，B端口的输出是活动的。
当OEAB低时，在B端口输出被禁止。
独立的1A和2A输入， 1Y和2Y输出提供控制和诊断反馈路径
监测。该OEBY输入控制1Y和2Y输出。当OEBY是低时，Y输出是活动的。当
OEBY为高时，Y输出被禁止。
该OEBY和OEAB输入可以连接在一起形成一个简单的方向控制，其中一个输入高收益
数据到B总线和输入低收益B的数据为Y总线。
1位总线收发器功能表
输入
OEAB
L
H
L
H
OEBY
H
H
L
L
产量
Z
数据到B总线
B数据为Y总线
数据到B总线B数据为Y总线
真正的驱动程序
真正的动力与反馈路径
模式
隔离
邮政信箱655303
达拉斯，德克萨斯州75265
3
SCES357E - 2001年7月 - 修订2004年3月
SN74VMEH22501
8位通用总线收发器和两个1位总线收发器
剖分LVTTL端口，反馈路径和3态输出
对于8位UBT收发器的功能描述
在每个方向上的图3A和图3B的数据流是通过在OE控制和方向控制（DIR）输入。当OE
为低电平时，所有3A- 3B或端口输出有效。当OE为高电平时，所有3A- 3B或端口输出处于高阻抗
状态。
功能表
输入
OE
H
L
L
DIR
X
H
L
产量
Z
3A数据3B总线
3B数据总线3A
该UBT收发功能由锁存使能（ LE ）和时钟（ CLKAB和CLKBA ）输入控制。为
图3A到3B中的数据流，所述尿素呼气试验工作在透明模式下，当LE为高。当LE为低电平时，图3A的数据
如果CLKAB被保持在高或低逻辑电平被锁存。如果LE为低电平时，图3A的数据被存储在锁存器/触发器上
CLKAB低到高的转变。
对于图3B到图3A的UBT收发器的数据流是类似于图3A 3B的，但是使用CLKBA 。
UBT收发器功能表
输入
OE
H
L
L
L
L
L
L
LE
X
L
L
H
H
L
L
CLKAB
X
H
L
X
X
↑
↑
3A
X
X
X
L
H
L
H
产量
3B
Z
B0
B0§
L
H
L
H
3A数据存储计时
真正的透明
模式
隔离
3A数据锁存存储
3A至3B的数据流被示出;图3B到图3A的数据流是类似的，但是使用CLKBA 。
在表示稳态输入条件之前输出电平建立，
只要CLKAB是前高乐去低
在表示稳态输入条件之前输出电平建立
该UBT收发器可代替任何的表1中所示的功能。
表1. SN74VMEH22501 UBT收发器的替代函数
功能
收发器
缓冲器/驱动器
锁存收发器
LATCH
寄存收发器
倒装佛罗里达州运
8位
’245, ’623, ’645
’241, ’244, ’541
’543
’373, ’573
’646, ’652
’374, ’574
SN74VMEH22501 UBT收发器替换所有上述功能
4
邮政信箱655303
达拉斯，德克萨斯州75265
SN74VMEH22501
8位通用总线收发器和两个1位总线收发器
剖分LVTTL端口，反馈路径和3态输出
SCES357E - 2001年7月 - 修订2004年3月
逻辑图（正逻辑）
48
1OEAB
1
1OEBY
2
1A
3
1Y
2OEAB
41
46
1B
2OEBY
8
5
2A
6
2Y
14
43
2B
OE
DIR
24
32
CLKAB
11
17
CLKBA
LE
9
3A1
1D
C1
CLK
1D
C1
CLK
40
3B1
七其他渠道
显示引脚数都为DGG和DGV包。
邮政信箱655303
达拉斯，德克萨斯州75265
5
SN74VMEH22501
www.ti.com
SCES357F - 2001年7月 - 修订2010年2月
8位通用总线收发器和两个1位总线收发器
剖分LVTTL端口，反馈通路，和三态输出
检查样品：
SN74VMEH22501
1
特点
德州仪器Widebus会员
家庭
UBT 收发器结合了D类锁存器
和D型触发器操作中
透明，已锁定，或者时钟模式
OEC 电路提高了信号完整性和
降低电磁干扰（ EMI ）
符合VME64 ， 2eVME和2eSST
协议
总线收发器拆分LVTTL端口提供一个
为控制和诊断反馈路径
监测
I / O接口是5V容限
B端口输出（ -48毫安/ 64 mA）的
Y和A-端口输出（ -12毫安/ 12 mA）的
I
关闭
，上电三态和BIAS V
CC
支持
直播插入
在3A端口总线保持数据输入
26 Ω的等效串联电阻上的3A端口
和Y输出
流通架构促进印刷
电路板布局
分布式V
CC
和GND引脚最小化
高速开关噪声
闭锁性能超过100mA的每
JESD 78 ， II类
ESD保护超过JESD 22
- 2000 -V人体模型（ A114 -A ）
- 200 -V机型号（ A115 -A ）
- 1000 -V带电器件模型（ C101 ）
DGG或DGV包装
（ TOP VIEW ）
描述/订购信息
该SN74VMEH22501 8位通用总线收发器有两个组成1位三线制总线收发器，是
专为3.3 V V
CC
操作与5 V容限输入。该UBT 收发器允许透明，锁定和
数据传输的触发器模式和单独的LVTTL输入和输出总线上的收发器提供了一个
反馈路径进行控制和诊断监视。此设备提供了卡之间的高速接口
在LVTTL逻辑电平， VME64 ， VME64x的，或VME320操作
(1)
背板拓扑结构。
(1)
VME320是一种专利的背板结构由亚利桑那州数码公司
1
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有 2001-2010 ，德州仪器
SN74VMEH22501
SCES357F - 2001年7月 - 修订2010年2月
www.ti.com
描述/订购信息（续）
高速底板操作是提高OEC电路和高驱动器一直是一个直接结果
设计和测试到的VME64x背板模型。而B端口I / O的驱动较大的容性优化
loads and include pseudo-ETL input thresholds (½ V
CC
± 50毫伏），以提高抗干扰能力。这些
规格支持的VME64x （ ANSI / VITA 1.1 ）和2eSST协议2eVME协议的VITA 1.5 。同
一个21槽VME系统的合理设计，设计师可以实现线性背板320 MB的传输速率
和，可能的话，在VME320背板1 GB的传输速率。
所有输入和输出都是5 -V宽容与TTL和5 V CMOS输入兼容。
有源总线保持电路拥有未使用的或无驱动3A端口，在输入一个有效的逻辑状态。总线保持电路不
设置在图1A或2A的输入，任何B端口输入，或任何控制输入端。使用上拉或下拉电阻与
总线保持电路，不建议使用。
这个装置是用我住插入应用程序完全指定
关闭
，上电三态和BIAS V
CC
。在我
关闭
电路可以防止破坏性的电流通过设备时，断电/上回流。该电
三态电路放置在高阻抗状态的输出，在动力和断电，这将阻止
驱动程序冲突。偏压V
CC
电路预充电和前提条件的B端口的输入/输出连接，
防止卡插入或拔出，并允许真正在背板上的活动数据的干扰
实时插入能力。
当V
CC
是在0和1.5伏特，该装置是在上电期间或断电的高阻抗状态。
然而，为了确保高阻抗状态高于1.5伏，输出使能（ OE和OEBY ）输入应当连接
到V
CC
通过上拉电阻和输出使能（ OEAB ）输入应通过一个下拉连接至GND
电阻器;该电阻的最小值由该装置的连接到该驱动器的能力来确定
输入。
订购信息
T
A
包
(1)
BGA微星
少年 - ZQL
0 ° C至85°C
TSSOP - DGG
TVSOP - DGV
VFBGA - GQL
(1)
磁带和卷轴
磁带和卷轴
磁带和卷轴
磁带和卷轴
订购型号
SN74VMEH22501ZQLR
SN74VMEH22501DGGR
SN74VMEH22501DGVR
SN74VMEH22501GQLR
顶部端标记
VK501
VMEH22501
VK501
VK501
包装图纸，热数据和符号可在
www.ti.com/sc/packaging 。
2
提交文档反馈
产品文件夹链接（ S） ：
SN74VMEH22501
版权所有 2001-2010 ，德州仪器
SN74VMEH22501
www.ti.com
SCES357F - 2001年7月 - 修订2010年2月
GQL或ZQL包装
（ TOP VIEW ）
端子分配
(1)
1
A
B
C
D
E
F
G
H
J
K
(1)
1OEBY
1Y
2Y
3A1
3A2
3A3
3A4
3A5
3A7
DIR
2
NC
1A
2A
2OEBY
LE
OE
CLKBA
3A6
3A8
NC
GND
V
CC
GND
NC
GND
V
CC
GND
NC
3
NC
GND
V
CC
GND
4
NC
GND
V
CC
GND
5
NC
V
CC
BIAS V
CC
2OEAB
V
CC
V
CC
CLKAB
3B6
3B8
NC
6
1OEAB
1B
2B
3B1
3B2
3B3
3B4
3B5
3B7
V
CC
NC - 无内部连接
版权所有 2001-2010 ，德州仪器
提交文档反馈
3
产品文件夹链接（ S） ：
SN74VMEH22501
SN74VMEH22501
SCES357F - 2001年7月 - 修订2010年2月
www.ti.com
功能说明
该SN74VMEH22501是高驱动器（ -48/64毫安），含D型锁存器和D型的8位UBT收发
触发器的数据路径操作透明，闭锁或触发器模式。数据传输是真实的逻辑。该
器件独特的分区为8位UBT收发器具备两个集成1位三线总线收发器。
对的两个1位总线收发器的功能描述
该OEAB输入控制1B或2B端口的活动。当OEAB是高时，B端口的输出是活动的。
当OEAB低时，在B端口输出被禁止。
独立的1A和2A输入， 1Y和2Y输出提供控制和诊断反馈路径
监测。该OEBY输入控制1Y和2Y输出。当OEBY是低时，Y输出是活动的。当
OEBY为高时，Y输出被禁止。
该OEBY和OEAB输入可以连接在一起形成一个简单的方向控制，其中一个输入高收益
数据到B总线和输入低收益B的数据为Y总线。
1位总线收发器功能表
输入
OEAB
L
H
L
H
OEBY
H
H
L
L
产量
Z
数据到B总线
B数据为Y总线
数据到B总线B数据为Y总线
模式
隔离
真正的驱动程序
真正的动力与反馈路径
对于8位UBT收发器的功能描述
在每个方向上的图3A和图3B的数据流是通过在OE控制和方向控制（DIR）输入。当OE
低电平时，所有3A- 3B或端口输出有效。当OE为高电平时，所有3A- 3B或端口输出处于高阻抗
状态。
功能表
输入
OE
H
L
L
DIR
X
H
L
产量
Z
3A数据3B总线
3B数据总线3A
该UBT收发功能由锁存使能（ LE ）和时钟（ CLKAB和CLKBA ）输入控制。为
图3A到3B中的数据流，所述尿素呼气试验工作在透明模式下，当LE为高。当LE为低电平时，图3A的数据是
锁存如果CLKAB被保持在高或低逻辑电平。如果LE为低电平时，图3A的数据存储在上闩/触发器
低到高的CLKAB的过渡。
对于图3B到图3A的UBT收发器的数据流是类似于图3A 3B的，但是使用CLKBA 。
4
提交文档反馈
产品文件夹链接（ S） ：
SN74VMEH22501
版权所有 2001-2010 ，德州仪器
SN74VMEH22501
www.ti.com
SCES357F - 2001年7月 - 修订2010年2月
表1. UBT收发器功能表
(1)
输入
OE
H
L
L
L
L
L
L
(1)
(2)
(3)
LE
X
L
L
H
H
L
L
CLKAB
X
H
L
X
X
↑
↑
3A
X
X
X
L
H
L
H
产量
3B
Z
B
0
B
0
(2)
(3)
模式
隔离
3A数据锁存存储
真正的透明
3A数据存储计时
L
H
L
H
图3A至3B的数据流被示出;图3B到图3A的数据流是类似的，但是使用CLKBA 。
所指示的稳态输入条件成立之前，其前提是输出电平CLKAB
是高乐才走到低
在表示稳态输入条件之前的输出电平建立
该UBT收发器可代替任何的在所示的功能
表2中。
表2. SN74VMEH22501 UBT收发器
替代函数
功能
收发器
缓冲器/驱动器
锁存收发器
LATCH
寄存收发器
倒装佛罗里达州运
8位
'245, '623, '645
'241, '244, '541
'543
'373, '573
'646, '652
'374, '574
SN74VMEH22501 UBT收发器替换所有上述功能
版权所有 2001-2010 ，德州仪器
提交文档反馈
5
产品文件夹链接（ S） ：
SN74VMEH22501
QQ：2881677436 复制
