【SN74V263 ， SN74V273 ， SN74V283 ， SN74V2938192×18, 】,IC型号SN74V283-6PZA,SN74V283-6PZA PDF资料,SN74V283-6PZA经销商,ic,电子元器件-51电子网

SN74V263 ， SN74V273 ， SN74V283 ， SN74V293

8192

18, 16384

18, 32768

18, 65536

3.3 V的CMOS先入先出MEMORIES

SCAS669D - 2001年6月 - 修订2003年2月

记忆组织的选择

- SN74V263 - 8192

18/16384

- SN74V273 - 16384

18/32768

- SN74V283 - 32768

18/65536

- SN74V293 - 65536

18/131072

166 - MHz工作

6 ns的读/写周期时间

用户可选的输入和输出端口总线

浆纱

–

×9

中

×9

OUT

–

×9

中

×18

OUT

–

×18

中

×9

OUT

–

×18

中

×18

OUT

大端/小端用户可选

字节表示

5 V容限输入

固定，先低字延迟

零延迟重发

主复位清除整个FIFO

部分复位清除数据，但保留

可编程设置

空，满和半满标志信号FIFO

状态

可编程几乎空

几乎满标志;每个标志可默认

一八预选偏移

可选的同步/异步

计时模式几乎与空

几乎满标志

程序可编程标志由任

串行或并行方式

选择标准时间（使用EF和FF

标志）或第一字落空（ FWFT ）

时序（使用OR和IR旗）

输出使能提出数据输出的

高阻抗状态

在深度和宽度易于扩展

独立的读写时钟许可证

阅读和写作同时

高性能亚微米CMOS

技术

无缝连接凭借“ C6X DSP的

可提供80引脚薄型四方扁平封装

（ TQFP ）和100引脚球栅阵列（ BGA ）

套餐

描述

该SN74V263 ， SN74V273 ， SN74V283和SN74V293格外深，高速的CMOS先入

先出（FIFO ）存储器与时钟读写控制和柔性总线匹配

×9/×18

数据溢流。

有弹性

×9/×18

总线匹配的读取和写入端口。

通过重新传送操作所需的时间是固定的，短。

第一字数据等待时间期间，从时间的第一个字被写入到一个空的FIFO的时间也可以是

阅读，是固定的，短的。

这些FIFO是特别适合于网络，视频，电信，数据通信，并

其他应用程序需要缓存大量数据，并匹配不等大小的公共汽车。

每个FIFO具有一个数据输入端口（DN）和一个数据输出端口（尺寸Qn ），这两者都可以假定任一个18位的

或9位的宽度，由外部控制引脚“输入宽度（ IW ）和输出宽度（ OW ）的状态时所确定

主复位周期。

输入端口是由写时钟（ WCLK ）控制和写使能（ WEN）的投入。数据被写入到FIFO中

在WCLK的上升沿时，文中断言。输出端口被读时钟（ RCLK ）和控制

读使能（ REN）的投入。数据从FIFO中读取RCLK的上升沿时，任志强是断言。

输出使能（OE）输入被提供给输出端的三态控制。

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

版权

2003年，德州仪器

邮政信箱655303

达拉斯，德克萨斯州75265

SN74V263 ， SN74V273 ， SN74V283 ， SN74V293

8192

18, 16384

18, 32768

18, 65536

3.3 V的CMOS先入先出MEMORIES

SCAS669D - 2001年6月 - 修订2003年2月

PZA包装

（ TOP VIEW ）

WCLK

PRS

太太

FWFT / SI

FF / IR

PAF

FSEL0

FSEL1

PAE

PFM

EF /或

文

SEN

DNC

GND

D17

D16

D15

D14

D13

GND

D12

D11

D10

80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61

21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40

RCLK

任

Q17

Q16

GND

Q15

Q14

Q13

Q12

GND

Q11

GND

Q10

DNC = DO NOT CONNECT

GND

邮政信箱655303

达拉斯，德克萨斯州75265

SN74V263 ， SN74V273 ， SN74V283 ， SN74V293

8192

18, 16384

18, 32768

18, 65536

3.3 V的CMOS先入先出MEMORIES

SCAS669D - 2001年6月 - 修订2003年2月

GGM包装

（ TOP VIEW ）

WCLK

PRS

GND

VCC

PFM

RCLK

SEN

文

太太

FF / IR

FSEL0

FSEL1

PAE

任

DNC

VCC

FWFT /

EF /或

VCC

Q17

GND

D17

PAF

GND

Q16

GND

VCC

D16

D15

GND

Q15

Q14

VCC

D14

D13

GND

VCC

Q13

Q12

D12

D11

VCC

GND

Q11

D10

GND

VCC

Q10

GND

VCC

GND

VCC

GND

DNC = DO NOT CONNECT

描述（续）

两个RCLK和WCLK信号的频率变化范围是0到f

最大

，完全独立。

上有一个时钟输入相对于其他的频率没有限制。

有两种操作可能的定时模式与这些设备：第一字下通（ FWFT ）模式和

标准模式。

在FWFT模式中，写入到一个空的FIFO的第一个字是直接时钟至数据输出线3后

在RCLK信号的转换。任不需要被断言为访问的第一个字。然而，随后的

写入FIFO的话就需要一个低的任访问。在FWFT / SI输入的主过程中的状态

复位确定所使用的定时模式。

在标准模式中，写入到一个空的FIFO的第一个字上不显示的数据输出线，除非

执行特定的读操作。读操作，其中包括激活REN ，使上升

RCLK边缘，并搬移从内部存储器中的字的数据输出线。

邮政信箱655303

达拉斯，德克萨斯州75265

SN74V263 ， SN74V273 ， SN74V283 ， SN74V293

8192

18, 16384

18, 32768

18, 65536

3.3 V的CMOS先入先出MEMORIES

SCAS669D - 2001年6月 - 修订2003年2月

功能框图

D0 -DN （ × 9或

×18)

LD SEN

WCLK

文

写控制

逻辑

输入

OFFSET

写

指针

RAM阵列

8192

18或16384

16384

18或32768

32768

18或65536

65536

18 131072

旗

逻辑

FF / IR

PAF

EF /或

PAE

FWFT / SI

PFM

FSEL0

FSEL1

控制

逻辑

读指针

读控制逻辑

公共汽车

CON组fi guration

产量

太太

PRS

RESET

逻辑

Q0 -尺寸Qn （ × 9或

×18)

RCLK

任

描述（续）

对于需要更多的数据存储容量比单个FIFO的应用程序可以提供的FWFT定时模式

允许深度扩展通过链接串联的FIFO （例如，一FIFO的数据输出端连接到所述

的下一个相应的数据输入）。无需外部逻辑是必要的。

这些FIFO有五个标志引脚：空标志或输出就绪（ EF / OR），满标志或输入就绪（ FF / IR ），半满

标志（ HF ），可编程几乎空标志（ PAE ）和可编程几乎满标志（ PAF ）。的IR和OR

功能在FWFT模式选择。在EF和FF功能在标准模式中选择。 HF ， PAE和

血小板活化因子始终可供使用，不管定时模式。

PAE和PAF可独立地编程为在存储器中的任何点进行切换。可编程偏移

确定标志切换阈值，并且可以通过并行或串行方式被加载。八默认偏移

设置也被提供，使得PAE可以被设置为在的位置的预定数量从空开关

边界。 PAF的阈值也可以设定为从全边界相似的预定义值。默认

偏移值在主复位FSEL0 ， FSEL1 ，和LD的状态设置。

对于串口编程， SEN ，与LD一起加载通过串行输入（ SI ）的每个上升沿偏移寄存器

WCLK的边缘。对于并行编程，温，有LD一起，装入偏移寄存器通过DN每个

上升WCLK的边缘。任，与LD一起，可以用来读取尺寸Qn平行的偏移量上的每个上升沿

RCLK ，无论串联或并联偏置负载是否已经被选择。

邮政信箱655303

达拉斯，德克萨斯州75265

SN74V263 ， SN74V273 ， SN74V283 ， SN74V293

8192

18, 16384

18, 32768

18, 65536

3.3 V的CMOS先入先出MEMORIES

SCAS669D - 2001年6月 - 修订2003年2月

描述（续）

此外，对PAE和PAF输出的时序模式可供选择。计时模式可以设定为任意

异步或同步的PAE和PAF 。

如果选择了异步PAE / PAF配置， PAE为低电平上的低到高的转变

RCLK 。 PAE被重置为在高WCLK低到高的转变。同样， PAF为低电平的

低到高WCLK的过渡， PAF被重置为在高RCLK低到高的转变。

如果选择了同步的PAE / PAF的配置中， PAE被确认和更新在RCLK的上升沿

而不是只WCLK 。类似地， PAF被确认和更新在WCLK的上升沿，而不是只当RCLK 。

所需的模式是在主复位的可编程旗模式（ PFM ）引脚的状态进行配置。

重发功能允许将数据从FIFO重读一次以上。低的RT输入时

一个上升边沿RCLK由读指针设置到所述存储器的所述第一位置开始再送操作

数组。零延迟重发定时模式，可以使用重发定时模式（ RM）来选择。中

主复位，对RM低选择零延迟重发。在主复位对RM的高标准选择

潜伏期。

如果选择零延迟重发操作时，第一个数据字必须重发被放置在输出

寄存器相对于同一RCLK边缘发起重传，如果室温低。

在主复位（MRS），对于所有的工作模式的功能进行编程。这些措施包括FWFT

或标准时间，输入总线宽度，输出的总线宽度，大端或小端，转发模式，

可编程标志的操作和编程方法，可编程标志默认偏移，并穿插

奇偶校验选择。的读取和写入指针设置为FIFO的第一个位置。然后，基于所选择的

定时模式， EF被设置为低或OR被设置为高和FF置高或IR被设置为低。另外， PAE被设置为低，血小板活化因子被设定

高，和HF设定为高。 Q输出被设置为低。

部分复位（PRS）还设置了读和写指针的存储器的第一个位置。然而，定时

模式，可编程标志编程方法，默认的或编程的偏移设置，输入和输出总线

宽度，大端/小端，穿插平价选择和现有的部分复位之前重发模式

主张保持不变。该标志根据生效的定时模式和偏移量更新。 PRS是

对于重编程的可编程标志等功能，当重置设备中的操作很有用

将是不希望的。

邮政信箱655303

达拉斯，德克萨斯州75265