SN74SSTU32864
25位可配置寄存缓冲器
与SSTL_18输入和输出
SCES434 - 2003年3月
D
D
D
D
D
D
D
德州仪器会员
Widebus + 家庭
引脚排列优化DDR- II DIMM PCB布局
配置为25位， 1：1或14位， 1：2
寄存缓冲器
片选输入门的数据输出
改变状态，并最小化系统
耗电量
输出边缘控制电路可有效降低
开关噪声，在未终结线
支持SSTL_18数据输入
差分时钟（ CLK和CLK ）输入
D
D
D
D
支持LVCMOS接通的水平
控制和复位输入
RESET输入禁用差分输入
接收器，复位所有寄存器和
强制所有输出低
闭锁性能超过100mA的每
JESD 78 ， II类
ESD保护超过JESD 22
- 5000 -V人体模型（ A114 -A ）
- 200 -V机型号（ A115 -A ）
- 1000 -V带电器件模型（ C101 ）
描述/订购信息
这个25位的1：1或14位1：2配置的注册缓冲器被设计为1.7 V至1.9 -VV
CC
操作。在
1： 1的引脚配置，每个DIMM只有一个设备需要驱动9 SDRAM的负载。在1：2的引脚
配置中，每个DIMM两个设备都需要驱动18 SDRAM的负载。
所有的输入都是SSTL_18 ，除了LVCMOS复位（ RESET ）和LVCMOS控制（CN ）的投入。所有输出
边缘控制电路的未终结DIMM负载优化，满足SSTL_18规范。
该SN74SSTU32864工作在差分时钟（ CLK和CLK ） 。数据登记在路口
CLK的持续高CLK变低。
在C0输入控制1的引脚排列配置： 2引脚排列，从寄存器的配置（当低）到
注册-B配置（高时） 。 C1的输入控制引脚排列配置25位1 ： 1 （时低）
14位的1 ：2（高时） 。 C0和C1不应在正常操作期间进行切换。它们应是硬连线的
一个有效的低电平或高电平配置寄存器中所需的模式。在25位的1： 1的引脚配置，
在A6 ，D6和H6的端子被驱动为低电平而不宜使用。
该设备支持低功耗待机操作。当RESET为低电平时，差分输入接收器
残疾人和无驱动（浮动）的数据，时钟和基准电压（V
REF
）的输入是允许的。另外，当
RESET为低电平时，所有寄存器复位，所有输出都被拉低。该LVCMOS RESET和CN投入始终
必须在一个有效的逻辑高电平或低电平举行。
这两个V
REF
引脚（ A 3和T3 ） ，是由大约150个内部连接在一起
.
然而，这是
仅需要连接两个V中的一个
REF
引脚到外部V
REF
电源。未使用的V
REF
针
应带V被终止
REF
耦合电容。
订购信息
TA
0 ° C至70℃
包
LFBGA - GKE
磁带和卷轴
订购
产品型号
SN74SSTU32864GKER
TOP- SIDE
记号
SU864
包装图纸，标准包装数量，热数据，符号和PCB设计
准则可在www.ti.com/sc/package 。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
Widebus +是德州仪器公司的商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2003年，德州仪器
邮政信箱655303
达拉斯，德克萨斯州75265
1
SN74SSTU32864
25位可配置寄存缓冲器
与SSTL_18输入和输出
SCES434 - 2003年3月
描述/订购信息（续）
该器件还支持通过监控系统的芯片选择低功耗主动操作（ DCS与CSR）
输入和意志门更改状态时， DCS和企业社会责任的投入是很高的尺寸Qn输出。如果任DCS
或CSR投入低，尺寸Qn输出正常。 RESET输入的优先级高于DCS与企业社会责任
控制和强制输出低电平。如果DCS控制功能不期望的话， CSR的输入可以是硬线连接的
到地面，在这种情况下，用于DCS系统的建立时间要求的是一样的，其它D数据输入。
为确保从寄存器定义的输出稳定的时钟已经提供之前， RESET必须在中国北京举行
上电时低的状态。
GKE包装
（ TOP VIEW ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
2
3
4
5
6
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
终端分配为1：1的寄存器（ C0 = 0 ，C1 = 0）
1
D1 （ DCKE ）
D2
D3
D4 （ DODT ）
D5
D6
NC
CLK
CLK
D8
D9
D10
D11
D12
D13
D14
2
NC
D15
D16
NC
D17
D18
RESET
D7 （ DCS ）
企业社会责任
D19
D20
D21
D22
D23
D24
D25
3
VREF
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
VREF
4
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
VCC
5
Q1 （ QCKE ）
Q2
Q3
Q4 （ QODT ）
Q5
Q6
C1
Q7 （ QCS ）
NC
Q8
Q9
Q10
Q11
Q12
Q13
Q14
6
DNU
Q15
Q16
DNU
Q17
Q18
C0
DNU
NC
Q19
Q20
Q21
Q22
Q23
Q24
Q25
括号中的每个引脚名称表示的DDR- II DIMM信号名称。
NC - 无内部连接
DNU =不使用
2
邮政信箱655303
达拉斯，德克萨斯州75265
SN74SSTU32864
25位可配置寄存缓冲器
与SSTL_18输入和输出
SCES434 - 2003年3月
逻辑图1 ： 1配置寄存器（正逻辑）
RESET
CLK
CLK
VREF
D1 （ DCKE ）
G2
H1
J1
A3 ， T3
A1
D
CLK
R
A5
Q1 （ QCKE ）
D4 （ DODT ）
D1
D
CLK
R
D5
Q4 （ QODT ）
D7 （ DCS ）
H2
D
CLK
R
H5
Q7 （ QCS ）
企业社会责任
J2
一个22通道
D2
B1
D
CE
CLK
R
B5
Q2
至21的其它信道（ D3 ，D5，D6 ，D8 -D25 ）
邮政信箱655303
达拉斯，德克萨斯州75265
3
SN74SSTU32864
25位可配置寄存缓冲器
与SSTL_18输入和输出
SCES434 - 2003年3月
GKE包装
（ TOP VIEW ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
B
C
D
E
F
G
H
J
K
L
2
3
4
5
6
A
终端分配1 ： 2寄存器A （ C0 = 0 ， C1 = 1 ）
1
D1 （ DCKE ）
D2
D3
D4 （ DODT ）
D5
D6
NC
CLK
CLK
D8
D9
D10
D11
D12
D13
D14
2
NC
DNU
DNU
NC
DNU
DNU
RESET
D7 （ DCS ）
企业社会责任
DNU
DNU
DNU
DNU
DNU
DNU
DNU
3
VREF
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
VREF
4
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
VCC
5
Q1A
（ QCKEA ）
Q2A
Q3A
Q4A
（ QODTA ）
Q5A
Q6A
C1
Q7A
（ QCSA ）
NC
Q8A
Q9A
Q10A
Q11A
Q12A
Q13A
Q14A
6
Q1B
（ QCKEB ）
Q2B
Q3B
Q4B
（ QODTB ）
Q5B
Q6B
C0
Q7B
（ QCSB ）
NC
Q8B
Q9B
Q10B
Q11B
Q12B
Q13B
Q14B
M
N
P
R
T
括号中的每个引脚名称表示的DDR- II DIMM信号名称。
NC - 无内部连接
DNU =不使用
4
邮政信箱655303
达拉斯，德克萨斯州75265
SN74SSTU32864
25位可配置寄存缓冲器
与SSTL_18输入和输出
SCES434 - 2003年3月
逻辑图1 ： 2寄存器的配置（正逻辑）
RESET
CLK
CLK
VREF
D1 （ DCKE ）
G2
H1
J1
A3 ， T3
A1
D
CLK
R
A6
Q1B （ QCKEB ）
A5
Q1A （ QCKEA ）
D4 （ DODT ）
D1
D
CLK
R
D5
Q4A （ QODTA ）
D6
Q4B （ QODTB ）
D7 （ DCS ）
H2
D
CLK
R
H5
Q7A （ QCSA ）
H6
Q7B （ QCSB ）
企业社会责任
J2
其中11个频道的
D2
B1
D并行
CLK
B5
Q2A
B6
R
Q2B
至10的其它信道（ D3 ，D5，D6 ，D8 -D14 ）
邮政信箱655303
达拉斯，德克萨斯州75265
5
SN74SSTU32864
25位可配置寄存缓冲器
与SSTL_18输入和输出
SCES434 - 2003年3月
D
D
D
D
D
D
D
德州仪器会员
Widebus + 家庭
引脚排列优化DDR- II DIMM PCB布局
配置为25位， 1：1或14位， 1：2
寄存缓冲器
片选输入门的数据输出
改变状态，并最小化系统
耗电量
输出边缘控制电路可有效降低
开关噪声，在未终结线
支持SSTL_18数据输入
差分时钟（ CLK和CLK ）输入
D
D
D
D
支持LVCMOS接通的水平
控制和复位输入
RESET输入禁用差分输入
接收器，复位所有寄存器和
强制所有输出低
闭锁性能超过100mA的每
JESD 78 ， II类
ESD保护超过JESD 22
- 5000 -V人体模型（ A114 -A ）
- 200 -V机型号（ A115 -A ）
- 1000 -V带电器件模型（ C101 ）
描述/订购信息
这个25位的1：1或14位1：2配置的注册缓冲器被设计为1.7 V至1.9 -VV
CC
操作。在
1： 1的引脚配置，每个DIMM只有一个设备需要驱动9 SDRAM的负载。在1：2的引脚
配置中，每个DIMM两个设备都需要驱动18 SDRAM的负载。
所有的输入都是SSTL_18 ，除了LVCMOS复位（ RESET ）和LVCMOS控制（CN ）的投入。所有输出
边缘控制电路的未终结DIMM负载优化，满足SSTL_18规范。
该SN74SSTU32864工作在差分时钟（ CLK和CLK ） 。数据登记在路口
CLK的持续高CLK变低。
在C0输入控制1的引脚排列配置： 2引脚排列，从寄存器的配置（当低）到
注册-B配置（高时） 。 C1的输入控制引脚排列配置25位1 ： 1 （时低）
14位的1 ：2（高时） 。 C0和C1不应在正常操作期间进行切换。它们应是硬连线的
一个有效的低电平或高电平配置寄存器中所需的模式。在25位的1： 1的引脚配置，
在A6 ，D6和H6的端子被驱动为低电平而不宜使用。
该设备支持低功耗待机操作。当RESET为低电平时，差分输入接收器
残疾人和无驱动（浮动）的数据，时钟和基准电压（V
REF
）的输入是允许的。另外，当
RESET为低电平时，所有寄存器复位，所有输出都被拉低。该LVCMOS RESET和CN投入始终
必须在一个有效的逻辑高电平或低电平举行。
这两个V
REF
引脚（ A 3和T3 ） ，是由大约150个内部连接在一起
.
然而，这是
仅需要连接两个V中的一个
REF
引脚到外部V
REF
电源。未使用的V
REF
针
应带V被终止
REF
耦合电容。
订购信息
TA
0 ° C至70℃
包
LFBGA - GKE
磁带和卷轴
订购
产品型号
SN74SSTU32864GKER
TOP- SIDE
记号
SU864
包装图纸，标准包装数量，热数据，符号和PCB设计
准则可在www.ti.com/sc/package 。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
Widebus +是德州仪器公司的商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2003年，德州仪器
邮政信箱655303
达拉斯，德克萨斯州75265
1
SN74SSTU32864
25位可配置寄存缓冲器
与SSTL_18输入和输出
SCES434 - 2003年3月
描述/订购信息（续）
该器件还支持通过监控系统的芯片选择低功耗主动操作（ DCS与CSR）
输入和意志门更改状态时， DCS和企业社会责任的投入是很高的尺寸Qn输出。如果任DCS
或CSR投入低，尺寸Qn输出正常。 RESET输入的优先级高于DCS与企业社会责任
控制和强制输出低电平。如果DCS控制功能不期望的话， CSR的输入可以是硬线连接的
到地面，在这种情况下，用于DCS系统的建立时间要求的是一样的，其它D数据输入。
为确保从寄存器定义的输出稳定的时钟已经提供之前， RESET必须在中国北京举行
上电时低的状态。
GKE包装
（ TOP VIEW ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
2
3
4
5
6
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
终端分配为1：1的寄存器（ C0 = 0 ，C1 = 0）
1
D1 （ DCKE ）
D2
D3
D4 （ DODT ）
D5
D6
NC
CLK
CLK
D8
D9
D10
D11
D12
D13
D14
2
NC
D15
D16
NC
D17
D18
RESET
D7 （ DCS ）
企业社会责任
D19
D20
D21
D22
D23
D24
D25
3
VREF
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
VREF
4
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
VCC
5
Q1 （ QCKE ）
Q2
Q3
Q4 （ QODT ）
Q5
Q6
C1
Q7 （ QCS ）
NC
Q8
Q9
Q10
Q11
Q12
Q13
Q14
6
DNU
Q15
Q16
DNU
Q17
Q18
C0
DNU
NC
Q19
Q20
Q21
Q22
Q23
Q24
Q25
括号中的每个引脚名称表示的DDR- II DIMM信号名称。
NC - 无内部连接
DNU =不使用
2
邮政信箱655303
达拉斯，德克萨斯州75265
SN74SSTU32864
25位可配置寄存缓冲器
与SSTL_18输入和输出
SCES434 - 2003年3月
逻辑图1 ： 1配置寄存器（正逻辑）
RESET
CLK
CLK
VREF
D1 （ DCKE ）
G2
H1
J1
A3 ， T3
A1
D
CLK
R
A5
Q1 （ QCKE ）
D4 （ DODT ）
D1
D
CLK
R
D5
Q4 （ QODT ）
D7 （ DCS ）
H2
D
CLK
R
H5
Q7 （ QCS ）
企业社会责任
J2
一个22通道
D2
B1
D
CE
CLK
R
B5
Q2
至21的其它信道（ D3 ，D5，D6 ，D8 -D25 ）
邮政信箱655303
达拉斯，德克萨斯州75265
3
SN74SSTU32864
25位可配置寄存缓冲器
与SSTL_18输入和输出
SCES434 - 2003年3月
GKE包装
（ TOP VIEW ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
B
C
D
E
F
G
H
J
K
L
2
3
4
5
6
A
终端分配1 ： 2寄存器A （ C0 = 0 ， C1 = 1 ）
1
D1 （ DCKE ）
D2
D3
D4 （ DODT ）
D5
D6
NC
CLK
CLK
D8
D9
D10
D11
D12
D13
D14
2
NC
DNU
DNU
NC
DNU
DNU
RESET
D7 （ DCS ）
企业社会责任
DNU
DNU
DNU
DNU
DNU
DNU
DNU
3
VREF
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
VREF
4
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
GND
VCC
VCC
5
Q1A
（ QCKEA ）
Q2A
Q3A
Q4A
（ QODTA ）
Q5A
Q6A
C1
Q7A
（ QCSA ）
NC
Q8A
Q9A
Q10A
Q11A
Q12A
Q13A
Q14A
6
Q1B
（ QCKEB ）
Q2B
Q3B
Q4B
（ QODTB ）
Q5B
Q6B
C0
Q7B
（ QCSB ）
NC
Q8B
Q9B
Q10B
Q11B
Q12B
Q13B
Q14B
M
N
P
R
T
括号中的每个引脚名称表示的DDR- II DIMM信号名称。
NC - 无内部连接
DNU =不使用
4
邮政信箱655303
达拉斯，德克萨斯州75265
SN74SSTU32864
25位可配置寄存缓冲器
与SSTL_18输入和输出
SCES434 - 2003年3月
逻辑图1 ： 2寄存器的配置（正逻辑）
RESET
CLK
CLK
VREF
D1 （ DCKE ）
G2
H1
J1
A3 ， T3
A1
D
CLK
R
A6
Q1B （ QCKEB ）
A5
Q1A （ QCKEA ）
D4 （ DODT ）
D1
D
CLK
R
D5
Q4A （ QODTA ）
D6
Q4B （ QODTB ）
D7 （ DCS ）
H2
D
CLK
R
H5
Q7A （ QCSA ）
H6
Q7B （ QCSB ）
企业社会责任
J2
其中11个频道的
D2
B1
D并行
CLK
B5
Q2A
B6
R
Q2B
至10的其它信道（ D3 ，D5，D6 ，D8 -D14 ）
邮政信箱655303
达拉斯，德克萨斯州75265
5
QQ：2881677436 复制
