SN74LV4046A
高速CMOS逻辑锁相环
带有VCO
www.ti.com
SCES656C - 2006年2月 - 修订2007年4月
特点
三相位比较器的选择
- 异或
- 边沿触发J- K触发器
- 边沿触发RS触发器
优秀的VCO频率的线性度
VCO -抑制控制的ON / OFF键控和
低待机功耗
优化的电源电压范围从
3 V至5.5 V
工作温度范围宽。 。 。 -40°C
至125℃
闭锁性能超过250毫安每
JESD 17
ESD保护超过JESD 22
- 2000 -V人体模型（ A114 -A ）
- 200 -V机型号（ A115 -A ）
- 1000 -V带电器件模型（ C101 ）
D， DGV ， NS ，或PW包装
（ TOP VIEW ）
PCP
OUT
PC1
OUT
COMP
IN
VCO
OUT
INH
C1
A
C1
B
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V
CC
PC3
OUT
SIG
IN
PC2
OUT
R
2
R
1
DEM
OUT
VCO
IN
描述/订购信息
该SN74LV4046A是一个高速硅栅CMOS器件即销与CD4046B和兼容的
CD74HC4046 。该器件采用符合JEDEC标准规定的7遵守。
该SN74LV4046A是一个锁相环（PLL）电路，它包含一个线性电压控制振荡器（VCO）的
与三个不同的相位比较器（ PC1，PC2和PC3 ） 。一种信号输入和比较器输入是常见
到各比较器。
的信号输入可以直接耦合到大的电压信号，或间接耦合（与串联电容器）以
小电压信号。一种自偏压输入电路保持输入的线性区域内的小的电压信号
放大器。用无源低通滤波器，所述SN74LV4046A形成一个二阶环的PLL 。优秀的VCO
线性度是通过使用线性运算放大器技术来实现。
订购信息
(1)
T
A
SOP - NS
SOIC - D
TSSOP - PW
TVSOP - DGV
(1)
包
50管
2000年卷
40管
2500卷
90管
2000年卷
2000年卷
订购型号
SN74LV4046ANS
SN74LV4046ANSR
SN74LV4046AD
SN74LV4046ADR
SN74LV4046APW
SN74LV4046APWR
SN74LV4046ADGVR
顶部端标记
74LV4046A
LV4046A
LW046A
LW046A
-40_C到125_C
对于最新的封装和订购信息，请参阅封装选项附录本文档的末尾，或见TI
网站：
www.ti.com 。
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
2006-2007 ，德州仪器
SN74LV4046A
高速CMOS逻辑锁相环
带有VCO
SCES656C - 2006年2月 - 修订2007年4月
www.ti.com
引脚说明
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
符号
PCP
OUT
PC1
OUT
COMP
IN
VCO
OUT
INH
C1
A
C1
B
GND
VCO
IN
DEM
OUT
R
1
R
2
PC2
OUT
SIG
IN
PC3
OUT
V
CC
名称和功能
相位比较器输出的脉冲
相位比较器1输出
比较器输入
VCO输出
禁止输入
电容C1连接A
电容C1连接B
接地（ 0 V ）
VCO输入
解调器输出
电阻R1连接
电阻R2连接
相位比较器2输出
信号输入
相位比较器3输出
正电源电压
绝对最大额定值
(1)
在工作自由空气的温度范围内（除非另有说明）
民
V
CC
V
I
V
O
I
IK
I
OK
I
O
I
CC
直流电源电压范围
输入电压范围
输出电压范围
输入钳位电流
输出钳位电流
连续输出CURENT
DC V
CC
或接地电流
包
θ
JA
封装的热阻抗
(2)
DGV包
NS封装
PW包
T
英镑
(1)
(2)
存储温度范围
–65
V
I
＆ LT ; 0
V
O
＆ LT ; 0
V
O
= 0至V
CC
–0.5
–0.5
–0.5
最大
7
V
CC
+ 0.5
V
CC
+ 0.5
–20
–50
±35
±70
73
120
64
108
150
°C
° C / W
单位
V
V
V
mA
mA
mA
mA
超越那些在"absolute最大ratings"上市的强调可能会造成永久性损坏设备。这些压力额定值
只，而根据"recommended操作指示的装置，在这些或超出任何其他条件的功能操作
conditions"是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
封装的热阻抗的计算按照JESD 51-7 。
推荐工作条件
参数
T
A
V
CC
V
I
, V
O
工作自由空气的温度
电源电压
DC输入或输出电压
民
–40
3
0
最大
125
5.5
V
CC
单位
°C
V
V
2
提交文档反馈
www.ti.com
SN74LV4046A
高速CMOS逻辑锁相环
带有VCO
SCES656C - 2006年2月 - 修订2007年4月
电气规格
参数
VCO
V
IH
V
IL
高电平输入电压INH
低电平输入电压
INH
CMOS
TTL
VCO
OUT
CMOS
TTL
C1A ， C1B
（仅限测试目的）
I
I
输入漏电流
R1系列
(1)
R2范围
(1)
C1电容范围
工作电压
范围
相位比较器
V
IH
V
IL
直流耦合的高级别
输入电压
直流耦合的低电平输入电压
SIG
IN
,
COMP
IN
SIG
IN
,
COMP
IN
CMOS
TTL
CMOS
TTL
I
I
I
OZ
R
I
输入漏电流
三态断态电流
输入阻抗
SIG
IN
,
COMP
IN
PC2
OUT
SIG
IN
,
COMP
IN
V
CC
或GND
V
IL
或V
IH
V
I
在自偏置操作
点，V
I
= 0.5 V
R
S
> 300千欧，泄漏
目前可以影响
V
DEMOUT
V
I
= V
VCOIN
= V
CC/2
,
接管的R值
S
范围
引脚3,5 ，和14在V
CC
,
9脚GND时，我
I
在销3
和14被排除
–0.05
V
IL
或V
IH
–6
–12
0.02
V
IL
或V
IH
4
3 3.6
4.5 5.5
3 3.6
4.5 5.5
3-5.5
3 3.6
4.5 5.5
3 3.6
4.5 5.5
4.5 5.5
3 3.6
4.5 5.5
3-5.5
3
4.5
3 3.6
4.5 5.5
3 3.6
4.5 5.5
5.5
50
50
±30
±20
50
mV
800
250
300
300
k
V
CC
– 0.1
2.48
3.8
0.1
0.1
0.4
±11
±29
±5
A
A
k
V
V
V
CC
×
0.7
V
CC
×
0.7
V
CC
×
0.3
V
CC
×
0.3
V
VCO
IN
在规定的范围
对于R1的线性度
(2)
INH ， VCO
IN
V
CC
或GND
V
IL
或V
IH
–0.05
–12
0.05
12
12
3 3.6
4.5 5.5
3-5.5
4.5 5.5
3 3.6
4.5 5.5
4.5 5.5
3 3.6
4.5 5.5
4.5 5.5
4.5 5.5
5.5
3-5.5
3-5.5
3 3.6
4.5 5.5
3 3.6
4.5 5.5
3
3
40
40
1.1
1.1
V
CC
– 0.1
V
CC
– 0.1
3.8
0.1
0.1
0.55
0.65
±1
50
50
无极限
1.9
3.2
A
k
k
pF
V
V
V
V
IL
或V
IH
V
CC
×
0.7
V
CC
×
0.7
V
CC
×
0.3
V
CC
×
0.3
V
V
测试条件
V
I
(V)
I
O
（MA ）
V
CC
(V)
民
典型值
最大
单位
V
OH
高位
输出电压
VCO
OUT
V
OL
低电平
输出电压
V
OH
高位
输出电压
PCP
OUT
,
PCN
OUT
V
OL
低电平
输出电压
PCP
OUT
,
PCN
OUT
解调器
R
S
电阻范围
V
关闭
失调电压VCO
IN
到V
DEM
I
CC
(1)
(2)
静态电流器件
A
在平行于R1和R2的值超过2.7千欧。
最大工作电压可高达为V
CC
- 0.9 V ;然而，这可能导致增加的偏移电压。
提交文档反馈
3
SN74LV4046A
高速CMOS逻辑锁相环
带有VCO
SCES656C - 2006年2月 - 修订2007年4月
www.ti.com
交换特定网络阳离子
C
L
= 50 pF的输入吨
r
, t
f
= 6纳秒
参数
相位比较器
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
t
THL
, t
TLH
t
PZH
, t
PZL
t
PHZ
, t
PLZ
传播延迟
传播延迟
传播延迟
输出转换时间
三态输出使能时间
三态输出禁止时间
交流耦合输入灵敏度
VCO
ΔF /ΔT
随温度变化的频率稳定度
V
I
VCO
IN
= 1/2 V
CC
,
R
1
= 100 k,
R
2
=
∞,
C
1
= 100 pF的
C
1
= 50 pF的，
R
1
= 3.5 k,
R
2
=
∞
C
1
= 0 PF，
R
1
= 9.1 k,
R2 =
∞
C
1
= 40 pF的，
R
1
= 3 k,
R
2
=
∞,
VCO
IN
= V
CC
/2
C
1
= 100 pF的，
R
1
= 100 k,
R
2
=
∞
C
1
= 1 nF的，
R
2
= 220 k
C
1
= 100 pF的，
C
2
= 100 pF的，
R
1
= 100 k,
R
2
=
∞,
R
3
= 100 k
3 3.6
4.5 5.5
3 3.6
4.5 5.5
3 3.6
4.5 5.5
3 3.6
4.5 5.5
4.5
(1)
3 3.6
4.5 5.5
3 3.6
4.5 5.5
3
4.5
7
12
15
(1)
0.4
0.4
400
400
8
330
毫伏/千赫
%
0.11
0.11
24
24
38
38
10
17
17.5
(1)
兆赫
兆赫
%/°C
SIG
IN
， COMP
IN
to
PC2
OUT
SIG
IN
， COMP
IN
to
PC2OUT
（P- P），在SIG的
IN
or
COMP
IN
V
I（峰 - 峰值）
SIG
IN
， COMP
IN
to
PC1
OUT
SIGIN ， COMP
IN
to
PCP
OUT
SIG
IN
， COMP
IN
to
PC3
OUT
3 3.6
4.5 5.5
3 3.6
4.5 5.5
3 3.6
4.5 5.5
3 3.6
4.5 5.5
3 3.6
4.5 5.5
3 3.6
4.5 5.5
3 3.6
4.5 5.5
11
15
135
50
300
60
200
50
75
15
270
54
320
65
ns
ns
ns
ns
ns
ns
mV
测试条件
V
CC
(V)
民
典型值
最大
单位
f
最大
最大频率
中心频率（占空比50％）
ΔfVCO
频率线性度
偏移频率
解调器
千赫
V
OUT
VS F
IN
(1)
数据是在25℃下指定
4
提交文档反馈
www.ti.com
SN74LV4046A
高速CMOS逻辑锁相环
带有VCO
SCES656C - 2006年2月 - 修订2007年4月
应用信息
平均输出电压
vs
输入相位差
V CC
VCC
平均输出电压
vs
输入相位差
V DEMOUT （ AV）
VDEMOUT （ AV ）
1/2 V CC
1/2 V CC
0
05
905
φ
DEMOUT
1805
0
–3605
05
φ
DEMOUT
3605
图1相位比较器1：
V
DEMOUT
= V
PC1OUT
= (V
CC
/ π ） （ SIG
IN
= COMP
IN
);
DEMOUT = （ SIG
IN
= COMP
IN
)
SIG
IN
图2.相位比较器2 ：
V
DEMOUT
= V
PC2OUT
= (V
CC
/ 4 ） （ SIG
IN
= COMP
IN
);
DEMOUT = （ SIG
IN
= COMP
IN
)
SIGIN
COMPIN
VCOOUT
PC2 OUT
高阻关断状态
VCC
GND
COMP
IN
VCO
OUT
PC1
OUT
VCC
VCO
IN
GND
VCO IN
PCPOUT
图3.典型波形的PLL使用
相位比较器1 ，环路锁定在f
o
平均输出电压
vs
输入相位差
V
CC
V
DEMOUT （ AV ）
SIG
IN
COMP
IN
VCO
OUT
PC3
OUT
VCO
IN
图4.典型波形的PLL使用
相位比较器2 ，环路锁定在f
o
1/2 V
CC
V
CC
GND
0
05
1805
f
DEMOUT
3605
图5.相位比较器3 ：
V
DEMOUT
= V
PC3OUT
= (V
CC
/ 2π ） （ SIG
IN
= COMP
IN
);
DEMOUT = （ SIG
IN
= COMP
IN
)
图6.典型波形的PLL使用
相比较3 ，环路锁定在f
o
提交文档反馈
5
QQ：2880707522 复制
