SN74GTLP2034
8位LVTTL至GTLP可调节边沿速率寄存收发器
与拆分LVTTL端口和反馈路径
SCES353C - 2001年6月 - 修订2001年9月
D
D
D
D
D
D
D
D
D
D
D
D
D
德州仪器会员
Widebus家庭
TI- OPC电路限制呼入
不均衡负载背板
OEC电路提高了信号完整性
并降低电磁干扰
GTLP之间的双向接口
信号电平和LVTTL逻辑电平
拆分LVTTL端口提供一个反馈路径
为控制和诊断监视
LVTTL接口是5V容限
高驱动GTLP漏极开路输出
（ 100 mA时）
LVTTL输出（ -24毫安/ 24 mA）的
可变边沿速率控制（ ERC ）输入
选择GTLP上升和下降时间
最佳的数据传输速率和信号
诚信分布式负载
I
关闭
，上电三态和BIAS V
CC
支持Live插入
分布式V
CC
和GND引脚最小化
高速开关噪声
闭锁性能超过100mA的每
JESD 78 ， II类
ESD保护超过JESD 22
- 2000 -V人体模型（ A114 -A ）
- 200 -V机型号（ A115 -A ）
- 1000 -V带电器件模型（ C101 ）
DGG或DGV包装
（ TOP VIEW ）
IMODE1
AI1
AO1
GND
AI2
AO2
V
CC
AI3
AO3
GND
AI4
AO4
AO5
AI5
GND
AO6
AI6
V
CC
AO7
AI7
GND
AO8
AI8
OMODE0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
IMODE0
BIAS V
CC
B1
GND
OEAB
B2
ERC
OEAB
B3
GND
CLKAB / LEAB
B4
B5
CLKBA / LEBA
GND
B6
OEBA
V
CC
B7
环回
GND
B8
V
REF
OMODE1
描述
该SN74GTLP2034是高驱动器， 8位，三线注册收发器，提供了真正的LVTTL至GTLP
和GTLP至LVTTL信号电平转换。该装置允许透明，锁存，并且触发器的模式
数据传输与单独的LVTTL输入和LVTTL输出引脚，它提供的反馈路径，用于控制和
诊断监测，相同的功能的SN74FB2033 ，但与真实逻辑。该装置提供了一个
在LVTTL逻辑电平操作卡和背板的GTLP信号操作之间的高速接口
的水平。高速（约3倍，比标准的LVTTL或TTL更快）背板的操作是直接的结果
对GTLP的降低输出摆幅（ <1 V） ，降低了输入阈值水平，改进差分输入， OEC
电路，和TI - OPC电路。改进GTLP OEC和TI- OPC电路最大限度地减少总线建立时间，并有
已经设计并使用几个背板模型测试了。高驱动器允许入射光波的开关
重仓背板与等效负载阻抗下降到11
.
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
OEC ， TI- OPC和Widebus是德州仪器的商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2001年，德州仪器
邮政信箱655303
达拉斯，德克萨斯州75265
1
SN74GTLP2034
8位LVTTL至GTLP可调节边沿速率寄存收发器
与拆分LVTTL端口和反馈路径
SCES353C - 2001年6月 - 修订2001年9月
描述（续）
GTLP是发射接收逻辑器件（ GTL ） JEDEC标准JESD 8-3的德州仪器衍生物。
该SN74GTLP2034的交流规范仅给出在优选的更高的噪声容限GTLP ，但
用户使用该设备，在任一的GTL的灵活性（Ⅴ
TT
= 1.2 V和V
REF
= 0.8 V）或GTLP （V
TT
= 1.5 V
和V
REF
= 1 V）的信号电平。有关在FB + / BTL应用程序中使用GTLP设备的信息，请参阅TI
应用报告，
德州仪器GTLP常见问题，
文献编号SCEA019 ，并
GTLP在BTL应用，
文献编号SCEA017 。
正常情况下，而B端口操作在GTLP信号电平。在A口和控制输入操作的LVTTL逻辑电平，
但5 V容限，可以通过TTL或5 V CMOS器件直接驱动。 V
REF
是B端口差分输入
参考电压。
这个装置是用我住插入应用程序完全指定
关闭
，上电三态和BIAS V
CC
。在我
关闭
电路禁止输出，防止损坏电流回流，通过该装置在通电时
下来。该电三态电路置于高阻抗状态下的输出在上电期间和电源
下来，从而防止驱动冲突。偏压V
CC
电路预充电和前提条件的B口
输入/输出连接，以防止卡插入时在背板上活性数据的干扰或
去除，并且允许真正的实时插入能力。
这GTLP器件采用TI -OPC电路，主动限制过冲不当所造成的终止
背板，在低到高的信号跃变不均匀分布卡，或空槽。这提高
被保持在较高频率的信号完整性，从而允许足够的噪声容限。
高驱动GTLP背板接口器件具有可调的边沿速率控制（ ERC ） 。更改ERC
之间的低和高输入电压调节B端口输出上升时间和下降时间。这允许设计人员
优化系统的数据传输率和信号完整性的背板负载。
当V
CC
是在0和1.5伏特，该装置是在上电期间或断电的高阻抗状态。
但是，为了确保上述1.5 V的高阻抗状态， OEAB应该连接到V
CC
通过上拉电阻
和OEAB和OEBA应通过一个下拉电阻连接到GND ;电阻的最小值是
由驾驶员的电流吸收/电流源的能力来确定。
GQL包装
（ TOP VIEW ）
1
A
B
C
D
E
F
G
H
J
K
2
3
4
5
6
A
B
C
D
E
F
G
H
J
K
端子分配
1
IMODE1
AO1
AO2
AO3
AO4
AO5
AO6
AO7
AO8
OMODE0
2
NC
AI1
AI2
AI3
AI4
AI5
AI6
AI7
AI8
NC
GND
VCC
GND
NC
GND
VCC
GND
NC
3
NC
GND
VCC
GND
4
NC
GND
ERC
GND
5
NC
BIAS VCC
OEAB
OEAB
CLKAB / LEAB
CLKBA / LEBA
OEBA
环回
VREF
NC
6
IMODE0
B1
B2
B3
B4
B5
B6
B7
B8
OMODE1
NC - 无内部连接
2
邮政信箱655303
达拉斯，德克萨斯州75265
SN74GTLP2034
8位LVTTL至GTLP可调节边沿速率寄存收发器
与拆分LVTTL端口和反馈路径
SCES353C - 2001年6月 - 修订2001年9月
订购信息
TA
包装
TSSOP - DGG
-40 ° C至85°C
TVSOP - DGV
VFBGA - GQL
磁带和卷轴
磁带和卷轴
磁带和卷轴
订购
产品型号
SN74GTLP2034DGGR
SN74GTLP2034DGVR
SN74GTLP2034GQLR
TOP- SIDE
记号
GTLP2034
GT2034
GR034
包装图纸，标准包装数量，热数据，符号和PCB设计
准则可在www.ti.com/sc/package 。
功能说明
该SN74GTLP2034是高驱动器（ 100 mA时） ， 8位，三线注册收发含D型锁存器
并且，在透明，锁存，或触发器模式的D型触发器，用于数据路径的操作。数据传输
诚然，随着人工智能的数据要到B端口和B的数据将AO 。拆分LVTTL AI和AO提供反馈
路径控制和诊断监视。
对于每个方向的数据流的逻辑元件是由两个模式（ IMODE1和IMODE0配置为B到A ，
OMODE1和OMODE0为A到B）的输入作为一个缓冲器，D型触发器或D型锁存器。当在配置的
缓冲模式下，输入数据出现在输出端口。在触发模式下，数据被存储在上升沿
适当的时钟（ CLKAB / LEAB或CLKBA / LEBA ）输入。在锁存模式中，时钟输入端为
高电平有效，透明锁存使能。
在B到A的方向的数据流，而不论该逻辑元件的选择，进一步通过控制
环回输入。当环回低，B端口的数据是B到A输入。当环回高，
选择A到B的逻辑单元的输出是B到A输入。
在AO启用/禁用控制是由OEBA提供。当OEBA低或当V
CC
小于1.5伏，AO
处于高阻抗状态。当OEBA高时， AO为活动状态（高或低逻辑电平） 。
B端口被OEAB和OEAB控制。如果OEAB低， OEAB高，或V
CC
小于1.5伏， B端口
处于非活动状态。如果OEAB高， OEAB低， B端口是活动的。
在A到B和B到一个逻辑单元是活动的，无论它们相关的输出状态。逻辑
元件可以输入新的数据（在触发器和锁存器模式），或保持先前存储的数据，而相关联的
输出处于高阻抗（AO）或无效（ B端口）的状态。
邮政信箱655303
达拉斯，德克萨斯州75265
3
SN74GTLP2034
8位LVTTL至GTLP可调节边沿速率寄存收发器
与拆分LVTTL端口和反馈路径
SCES353C - 2001年6月 - 修订2001年9月
功能表
功能/模式
输入
OEBA
L
L
X
X
X
H
H
H
H
H
H
H
H
H
H
H
H
H
OEAB
L
X
H
H
H
L
X
L
X
L
X
L
X
L
X
L
X
H
OEAB
X
H
L
L
L
X
H
X
H
X
H
X
H
X
H
X
H
L
OMODE1
X
X
L
L
H
X
X
X
X
X
X
X
X
X
X
X
X
X
OMODE0
X
X
L
H
X
X
X
X
X
X
X
X
X
X
X
X
X
X
IMODE1
X
X
X
X
X
L
L
L
L
H
H
L
L
L
L
H
H
X
IMODE0
X
X
X
X
X
L
L
H
H
X
X
L
L
H
H
X
X
X
环回
X
X
X
X
X
L
L
L
L
L
L
H
H
H
H
H
H
L
B到AO
t
AI为AO
AI为AO
AI为AO
AI到B，B到AO
LATCH
L T ^ h
卜FF器
倒装佛罗里达州运
拖鞋
LATCH
透明的
反馈路径
B到AO
t
倒装佛罗里达州运
FLI FL
B到AO
t
卜FF器
B FF
AI到B
产量
Z
模式
隔离
卜FF器
倒装佛罗里达州运
LATCH
启用/禁用
输入
OEBA
L
H
X
X
X
X
OEAB
X
X
L
L
H
H
OEAB
X
X
L
H
L
H
卜FF器
输入
L
H
LATCH
输入
CLK / LE
H
H
L
数据
L
H
X
产量
L
H
Q0
产量
L
H
输出
AO
Z
活跃
Z
Z
活跃
Z
B
4
邮政信箱655303
达拉斯，德克萨斯州75265
SN74GTLP2034
8位LVTTL至GTLP可调节边沿速率寄存收发器
与拆分LVTTL端口和反馈路径
SCES353C - 2001年6月 - 修订2001年9月
功能表（续）
环回
环回
L
H
Q
B端口
点P
Q是输入到B到甲
逻辑元件。
P是在A到B的输出
逻辑元件（见功能
框图） 。
SELECT
输入
MODE1
L
L
H
MODE0
L
H
X
倒装佛罗里达州运
输入
CLK / LE
L
↑
↑
数据
X
L
H
产量
Q0
L
H
所选的逻辑
元素
卜FF器
倒装佛罗里达州运
LATCH
B- PORT边沿速率控制（ERC ）
输入
ERC
逻辑电平
H
L
产量
B- PORT
边沿速率
慢
快
邮政信箱655303
达拉斯，德克萨斯州75265
5
QQ：2880707522 复制
