SN54GTL16612A ， SN74GTL16612A
18位LVTTL - TO- GTL +通用总线收发器
www.ti.com
SCES187D - 1999年1月 - 修订2005年7月
特点
德州仪器Widebus成员
家庭
通用总线收发器（ UBT ）结合
D类锁存器和D型触发器的
操作透明，锁存，时钟控制，
或时钟使能模式
翻译GTL / GTL +信号电平之间
和LVTTL逻辑电平
支持混合模式（ 3.3 V和5 V）信号
操作上的端口和控制输入
B-端口转换时间优化
分布式负载背板
I
关闭
支持部分掉电模式
手术
上的一个端口输入总线保持消除了
无需外部上拉/下拉电阻
分布式V
CC
和GND引脚配置
最大限度地减少高速开关噪声
ESD保护超过JESD 22
- 2000 -V人体模型（ A114 -A ）
- 200 -V机型号（ A115 -A ）
- 1000 -V带电器件模型（ C101 ）
闭锁性能超过100mA的每
JESD 78 ， II类
封装选择包括塑料收缩
小外形（ DL ） ，超薄紧缩小外形
（ DGG ）和陶瓷平板（ WD ）的软件包
xxx
描述
在“ GTL16612A设备是18位通用总线收发器（ UBT ），提供LVTTL到GTL +和
GTL + -to - LVTTL信号电平转换。它们允许透明，锁存，时钟，或时钟使能模式
数据传输。这些器件提供了在LVTTL逻辑电平操作卡之间的高速接口
背板的GTL +信号电平操作。高速（大约2倍于标准的LVTTL或TTL更快）
背板操作是降低输出摆幅（ <1 V）中，降低了输入阈值电平的直接结果，并且
输出边缘控制（ OEC ） 。改进的GTL + OEC电路最小化总线稳定时间和已设计
与使用多个背板模型进行测试。
图1示出使用同步时钟频率为75MHz的实际装置的输出波形。测试背板是一
16插槽， 14英寸板33装阻抗
.
V
TT
为1.5 V ，V
REF
是1伏，且R
TT
上拉电阻是50
.
驱动程序是在时隙8中，与接收器在备用时隙1，3， 5，7， 10，12 ，14，和16接收时隙-1信号
如图所示。的信号逐渐变得更糟，因为在接收器移近驾驶员或间距
接收器卡之间减小。时钟是独立于数据，而系统时钟频率是
限于由背板飞行时间约80-90兆赫。这个频率可以增加甚至更多的（30％至
40％），如果产生所述时钟，并使用从驱动器卡（源同步）数据一起发送。
V
TT
V
TT
1.8
TI GTL16612
R
TT
0.25”
0.875”
0.25”
R
TT
1.6
1.4
伏 - V
0.625”
康涅狄格州。
0.625”
康涅狄格州。
0.625”
康涅狄格州。
0.625”
康涅狄格州。
1.2
1.0
0.8
0.6
TI GTL16612A
飞兆半导体GTLP16612
1”
RCVR
1”
RCVR
1”
1”
RCVR
DRVR
0.4
0
SLOT 16
10
20
吨 - 时间 - NS
30
插槽1
插槽2
8槽
图1.测试背板模型的输出波形结果
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
Widebus ， UBT ， OEC ， TI是德州仪器的商标。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有 1999-2005 ，德州仪器
关于产品符合MIL -PRF- 38535 ，所有的参数都
测试，除非另有说明。在所有其他产品，生产
加工不一定包括所有参数进行测试。
SN54GTL16612A ， SN74GTL16612A
18位LVTTL - TO- GTL +通用总线收发器
SCES187D - 1999年1月 - 修订2005年7月
www.ti.com
描述（续）
额外的设计考虑中可以找到
应用信息
在此数据表的末尾。
这些18位通用总线收发器相结合的D型锁存器和D型触发器，以允许在数据流
透明锁存，时钟和时钟使能模式。这些UBTs可以代替任何的中所示的功能
表1中。
表1. “ GTL16612A UBT替代函数
功能
收发器
缓冲器/驱动器
锁存收发器
LATCH
寄存收发器
倒装佛罗里达州运
标准UBT
通用总线驱动器
注册收发器，使CLK
触发器与CLK启用
标准UBT与CLK启用
“ GTL16612A UBT替换所有上述功能
xxx
8位
'245, '623, '645
'241, '244, '541
'543
'373, '573
'646, '652
'374, '574
9位
'863
10位
'861
'827
16位
'16245, '16623
'16241, '16244, '16541
'16543
'16373
'16646, '16652
'16374
18位
'16863
'16825
'16472
'16843
'16474
'16500, '16501
'16835
'843
'841
'821
'2952
'377
'823
'16470, '16952
'16823
'16600, '16601
GTL +是德州仪器（ TI ）的发射接收逻辑衍生物（ GTL ） JEDEC标准
JESD 8-3 。交流电源规范的“ GTL16612A的给出仅在优选的更高的噪声容限GTL + ，但
此设备可以在任一的GTL （Ⅴ使用
TT
= 1.2 V和V
REF
= 0.8V）或GTL + （Ⅴ
TT
= 1.5 V和V
REF
= 1 V)
信号电平。
B端口通常运行在GTL或GTL +水平，而在A端口和控制输入与兼容
LVTTL逻辑电平与5 -V宽容。 V
REF
是参考输入电压为B端口。
为了提高信号的完整性， “ GTL16612A B口输出转换时间为分布式背板优化
负载。
V
CC
（5V）提供给内部和GTL的电路，而V
CC
（ 3.3 V ）提供的LVTTL输出缓冲器。
在每个方向上的数据流是由输出使能（ OEAB和OEBA ） ，锁存使能（ LEAB和LEBA ）控制，
和时钟（ CLKAB和CLKBA ）输入。时钟或锁存使能可通过时钟使能（ CEAB被控制
和CEBA ）输入。对于A至B的数据流，该装置在透明模式下操作时LEAB高。当
LEAB为低时，所述的数据被锁存，如果CEAB低， CLKAB被保持在高或低逻辑电平。如果LEAB低，
该数据被存储在锁存器/触发器上CLKAB的由低到高的跳变，如果CEAB也低。当OEAB
为低电平时，输出处于激活状态。当OEAB为高电平时，输出处于高阻抗状态。对于B数据流
以A为类似的A到B ，但使用OEBA ， LEBA ， CLKBA和CEBA 。
为了确保上电或断电高阻抗状态， OE应当连接到V
CC
通过上拉
电阻器;该电阻的最小值由驾驶员的电流吸收能力来确定。
有源总线保持电路拥有未使用的或无驱动LVTTL输入，在一个有效的逻辑状态。使用上拉或下拉的
电阻器与总线保持电路，不推荐。
这些设备的使用I局部断电应用完全指定
关闭
。在我
关闭
电路将禁用
输出，以防止有害的电流回流通过设备时，他们断电。
该SN54GTL16612A的特点是工作在-55 ° C至125°C的整个军用温度范围。
该SN74GTL16612A的特点是操作温度范围为-40 ° C至85°C 。
2
www.ti.com
SN54GTL16612A ， SN74GTL16612A
18位LVTTL - TO- GTL +通用总线收发器
SCES187D - 1999年1月 - 修订2005年7月
SN54GTL16612A 。 。 。 WD包装
SN74GTL16612A 。 。 。 DGG或DL包装
（ TOP VIEW ）
OEAB
LEAB
A1
GND
A2
A3
V
CC
(3.3 V)
A4
A5
A6
GND
A7
A8
A9
A10
A11
A12
GND
A13
A14
A15
V
CC
(3.3 V)
A16
A17
GND
A18
OEBA
LEBA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
CEAB
CLKAB
B1
GND
B2
B3
V
CC
(5 V)
B4
B5
B6
GND
B7
B8
B9
B10
B11
B12
GND
B13
B14
B15
V
REF
B16
B17
GND
B18
CLKBA
CEBA
3
SN54GTL16612A ， SN74GTL16612A
18位LVTTL - TO- GTL +通用总线收发器
SCES187D - 1999年1月 - 修订2005年7月
www.ti.com
功能表
(1)
输入
CEAB
X
L
L
X
X
L
L
H
(1)
(2)
(3)
OEAB
H
L
L
L
L
L
L
L
LEAB
X
L
L
H
H
L
L
L
CLKAB
X
H
L
X
X
↑
↑
X
A
X
X
X
L
H
L
H
X
产量
B
Z
B
0 (2)
B
0 (3)
L
H
L
H
B
0 (3)
模式
隔离
的数据锁存存储
透明
的数据存储计时
禁止时钟
如图A到B的数据流。 B-到一个数据流相似，但使用OEBA ， LEBA ， CLKBA和CEBA 。
所指示的稳态输入条件成立之前，其前提是输出电平CLKAB
是前高LEAB去低
在表示稳态输入条件之前的输出电平建立
逻辑图（正逻辑）
35
V
REF
1
OEAB
CEAB
56
55
CLKAB
2
LEAB
28
LEBA
30
CLKBA
CEBA
29
27
OEBA
3
A1
CE
1D
C1
CLK
CE
1D
C1
CLK
54
B1
17其他渠道
4
www.ti.com
SN54GTL16612A ， SN74GTL16612A
18位LVTTL - TO- GTL +通用总线收发器
SCES187D - 1999年1月 - 修订2005年7月
绝对最大额定值
(1)
在工作自由空气的温度范围内（除非另有说明）
民
V
CC
V
I
V
O
I
O
I
O
I
IK
I
OK
θ
JA
T
英镑
(1)
(2)
(3)
(4)
电源电压范围
输入电压范围
(2)
电压范围应用于任何输出
在高或电源关断状态
(2)
目前进入低状态的任何输出
目前进入中高状态的任何一个端口的输出
(3)
连续电流通过每个V
CC
或GND
输入钳位电流
输出钳位电流
封装的热阻抗
(4)
存储温度范围
V
I
＆ LT ; 0
V
O
＆ LT ; 0
DGG包装
DL包装
–65
3.3 V
5V
A-端口和控制输入
端口B和V
REF
一个端口
B端口
一个端口
B端口
–0.5
–0.5
–0.5
–0.5
–0.5
–0.5
最大
4.6
7
7
4.6
7
4.6
128
80
64
±100
–50
–50
64
56
150
单位
V
V
V
mA
mA
mA
mA
mA
° C / W
°C
超越那些在"absolute最大ratings"上市的强调可能会造成永久性损坏设备。这些压力额定值
只，而根据"recommended操作指示的装置，在这些或超出任何其他条件的功能操作
conditions"是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
如果输入和输出钳位电流额定值是所观察到的输入和输出负电压额定值可能被超过。
此电流流仅当输出处于高状态和V
O
＆ GT ; V
CC
.
封装的热阻抗的计算按照JESD 51 。
推荐工作条件
(1) (2) (3)
SN54GTL16612A
民
V
CC
V
TT
V
REF
V
I
V
IH
V
IL
I
IK
I
OH
I
OL
T
A
(1)
(2)
(3)
电源电压
终止
电压
电源电压
输入电压
高位
输入电压
低电平
输入电压
输入钳位电流
高位
输出电流
低电平
输出电流
一个端口
一个端口
B端口
–55
3.3 V
5V
GTL
GTL +
GTL
GTL +
B端口
除了B口
B端口
除了B口
B端口
除了B口
V
REF
+ 50毫伏
2
V
REF
= 50毫伏
0.8
–18
–32
64
34
125
–40
3.15
4.75
1.14
1.35
0.74
0.87
喃
3.3
5
1.2
1.5
0.8
1
最大
3.45
5.25
1.26
1.65
0.87
1.1
V
TT
5.5
V
REF
+ 50毫伏
2
V
REF
= 50毫伏
0.8
–18
–32
64
34
85
SN74GTL16612A
民
3.15
4.75
1.14
1.35
0.74
0.87
喃
3.3
5
1.2
1.5
0.8
1
最大
3.45
5.25
1.26
1.65
0.87
1.1
V
TT
5.5
单位
V
V
V
V
V
V
mA
mA
mA
°C
工作自由空气的温度
该设备的所有未使用的控制输入必须在V举行
CC
或GND，以确保器件正常工作。请参阅TI申请报告
慢或浮动CMOS输入的影响，
文献编号SCBA004 。
正常的连接顺序是先GND ，V
CC
= 5伏秒，和V
CC
= 3.3 V ， I / O ，控制输入，V
TT
和V
REF
（任意顺序）持续。
V
TT
和R
TT
可以进行调整，以适应背板阻抗，只要它们不超过直流绝对我
OL
收视率。
同样，V
REF
可以进行调整，以优化的噪声容限，但通常是2/3电压
TT
.
5
QQ：2880707522 复制
