SN74ALS236
64
×
4
异步先入先出存储器
SDAS107C - 1986年10月 - 修订1998年4月
D
D
D
D
D
异步操作
4位组织成64个字
数据速率高达30 MHz的
三态输出
封装选择包括塑料
小外形封装（ DW ） ，塑料
J-引线芯片载体（ FN ）和标准
塑料300密耳的DIP （N ）
DW或N包装
（ TOP VIEW ）
描述
该SN74ALS236是一个256位存储器利用
先进的低功耗肖特基IMPACT
技术。它具有高速度快
水落通过时间和被组织成64个字
4比特。
先入先出（ FIFO）存储器是存储
装置，其允许数据写入和读
从其在独立的数据传输速率阵列。该
SN74ALS236被设计成处理速率数据
高达30 MHz的位并行格式，用字
字。
NC
IR
SI
D0
D1
D2
D3
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V
CC
SO
OR
Q0
Q1
Q2
Q3
RST
FN包装
（ TOP VIEW ）
SI
D0
NC
D1
D2
4
5
6
7
8
3 2 1 20 19
18
17
16
15
14
9 10 11 12 13
IR
NC
NC
V
CC
SO
OR
Q0
NC
Q1
Q2
版权
1998年，德州仪器
数据被写入到存储器上的上升沿
换档式（SI）的输入。当SI变为低电平时，第一
数据字的涟漪通过向输出（见
图1）。当FIFO满时，数据字
NC - 无内部连接
在他们写的顺序堆叠。当
FIFO为满时，附加的移位在脉冲具有无
的影响。数据移出内存在下降
移出（SO）输入的边缘（见图2） 。当FIFO是空的，额外的SO脉冲不起作用。
最后一个数据字保持在输出端，直到一个新的字落在通过或复位（RST）变低。
该SN74ALS236 FIFO存储器的状态由输出就绪（OR）和输入就绪（IR）的标志进行监测。
时或高时，可获得有效数据的输出。或为低电平时SO为高，并保持较低的FIFO中，当
是空的。 IR为高电平时输入准备好接收更多的数据。 IR为低电平时， SI高，保持低的时候
FIFO满。
当FIFO是空的，输入数据被移位到输出时自动SI变低。如果是这样保持高
在这段时间内，或旗脉冲高，表示在输出有效数据（参见图3） 。
当FIFO满时，数据由SI持高并采取如此之低，转移自动。一个传播
延时后， SO变低， IR变为高电平。如果SI仍高时， IR变为高电平，在输入的数据自动
移入。由于红外通常为低电平时， FIFO满而SI是高，只有一个高电平脉冲被认为是对
红外输出（参见图4）。
D3
GND
NC
RST
Q3
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
影响是德州仪器的商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
邮政信箱655303
达拉斯，德克萨斯州75265
1
SN74ALS236
64
×
4
异步先入先出存储器
SDAS107C - 1986年10月 - 修订1998年4月
描述（续）
该FIFO必须上电后与主复位（ RST ）输入低电平脉冲复位。这台红外高
与或低，表示FIFO为空。复位FIFO的输出设置为低逻辑电平（见
图1）。如果SI是高时RST变为高电平时，输入数据被移位和IR变低并保持低直到
SI变低。如果SI变为低电平之前的RST变为高电平时，输入数据不被移位和IR变为高电平。数据输出
是同相相对于所述数据输入。
该SN74ALS236的特点是操作从0℃至70℃。
逻辑符号
FIFO 64
×
4
3
15
CTR
5 + /C1
G2
SO
4–
G3
2CT < 64
（ CT < 64 ） G5
CT = 0
9
RST
D0
D1
D2
D3
4
5
6
7
R
1D
13
12
11
10
Q0
Q1
Q2
Q3
3CT > 0
（ CT > 0 ） G4
2
IR
14
SI
OR
这个符号是按照ANSI / IEEE标准91-1984和IEC出版617-12 。
显示引脚数都为DW和N包。
功能框图
D0
D1
D2
D3
4
5
6
7
13
12
11
10
Q0
Q1
Q2
Q3
FIFO
输入
舞台
62
×
4位
注册
FIFO
产量
舞台
IR
SI
RST
2
3
9
输入 -
控制
逻辑
登记册
控制
逻辑
OUTPUT-
控制
逻辑
15
14
SO
OR
显示引脚数都为DW和N包。
2
邮政信箱655303
达拉斯，德克萨斯州75265
SN74ALS236
64
×
4
异步先入先出存储器
SDAS107C - 1986年10月 - 修订1998年4月
WORD 3
WORD 2
WORD 1
逻辑图（正逻辑）
64字
WORD 63
字4 - 62
相同， 3或63
D0
D1
D2
D3
RST
邮政信箱655303
达拉斯，德克萨斯州75265
SI
数据输入
SO
OR
IR
Q0
Q1
Q2
Q3
数据输出
3
SN74ALS236
64
×
4
异步先入先出存储器
SDAS107C - 1986年10月 - 修订1998年4月
时序图
RST
SI
D3 – D0
SO
Q3 – Q0
IR
OR
最后一个数据字移出FIFO的保持在输出直到一个新的字落在通过或对RST脉冲清除FIFO。
当输出数据被认为是有效的，只有当OR标志为高时，所存储的数据保持在所述输出。写任何额外的字
到FIFO堆叠起来的第一个字的后面，直到SO被拉低不会出现在输出端。
4
W1
W2
不在乎
W1
W2
W63
W64
W1
WORD 1
WORD 2
无效出
字1
WORD 2
WORD 3
明确
转变
W1
移出
W2
空
满
邮政信箱655303
达拉斯，德克萨斯州75265
SN74ALS236
64
×
4
异步先入先出存储器
SDAS107C - 1986年10月 - 修订1998年4月
RST
TSU
SI
TSU
D3 – D0
th
IR
OR
tPD的
Q3 – Q0
注一： SO低。
SO
TPLH
OR
TPLH
IR
满
TD （ SOL - QX ）
Q3 – Q0
tPD的
注一： SI低。
的TPH1
TPLH
满
的TPH1
空
tPD的
TPLH
的TPH1
TPLH
图1.主复位和数据输入波形
图2.数据输出波形
邮政信箱655303
达拉斯，德克萨斯州75265
5
QQ：2881677436 复制
