SN74ACT7807
2048
×
9
主频先入先出存储器
SCAS200D - 1991年1月 - 修订1998年4月
终端功能
终奌站
名字
AF / AE
D0–D8
HF
IR
I / O
描述
几乎全/近空标志。深度偏移值可以被编程为AF / AE或256罐中的默认值
同时用于在几乎空的偏移量（ X）与几乎满的偏移量（Y）的。 AF / AE为高时，存储器包含
X或更少的话，或（2048 - Y）或更多的单词。 AF / AE复位后高。
九位的数据输入端口
半满标志。 HF为高时，在FIFO存储器包含1024个或更多的话。 HF是复位后低。
输入准备好标志。红外同步到WRTCLK的低到高转变。当IR为低时，FIFO为满并
写操作被禁止。 IR为低电平复位期间，去高点WRTCLK后的第二低到高的转变
复位。
输出使能。当OE ， RDEN1 ， RDEN2和OR高，数据从FIFO中读出一个低到高的转变
的RDCLK 。当OE为低电平时，读取是残疾人和数据输出处于高阻抗状态。
输出就绪标志。或同步到RDCLK低到高的转变。时或低时， FIFO为空
并读取被禁用。准备好数据出现在Q0 - Q17何时或高。或者是低电平复位期间变高
在RDCLK的第一个字后的第三低到高的转变被加载到内存空。
程序启用。复位后的第一个字被写入到FIFO ，在D0- D8和DP9的二进制值之前
被锁定为AF / AE偏移值，当PEN低， WRTCLK高。
九位的数据输出端口。后空内存的第一个有效的写，第一个单词是Q0 - Q8输出在第三
上升RDCLK的边缘。或者也被置为高电平，此时，表示准备好数据。时或低时，最后一个字
从FIFO中读出存在于Q0 - Q8 。
读时钟。 RDCLK是一个连续的时钟，并且可以是异步或重合到WRTCLK 。低到高
RDCLK的转变从内存中读取数据时RDEN1 ， RDEN2 ， OE和OR高。或者是同步的
到RDCLK低到高的转变。
读使能。当RDEN1 ， RDEN2 ， OE ，和OR高，数据从FIFO中读取低到高
RDCLK的过渡。
复位。要复位FIFO ， RDCLK四低到高的转变和WRTCLK四低到高的转变绝
发生当RESET为低。此设置的HF ，IR和OR低和AF / AE高。
写时钟。 WRTCLK是一个连续的时钟，并且可以是异步或重合到RDCLK 。低到高
WRTCLK的转变将数据写入内存时WRTEN1 / DP9 ， WRTEN2和红外高。 IR是同步的
以WRTCLK低到高的转变。
写使能/数据引脚9.当WRTEN1 / DP9 ， WRTEN2和IR是高时，数据被写入到FIFO上的
低到高的WRTCLK的过渡。当编程AF / AE偏移值， WRTEN1 / DP9作为
最显著的数据位。
写使能。当WRTEN1 / DP9 ， WRTEN2和IR是高时，数据被写入到FIFO上一个低到高
WRTCLK的过渡。
O
I
O
O
OE
I
OR
O
笔
I
Q0–Q8
O
RDCLK
RDEN1
RDEN2
RESET
I
I
I
WRTCLK
I
WRTEN1/DP9
I
WRTEN2
I
邮政信箱655303
达拉斯，德克萨斯州75265
5
QQ：2880707522 复制
