SN74ACT7200L ， SN74ACT7201LA ， SN74ACT7202LA
256
×
9, 512
×
9, 1024
×
9
异步先入先出MEMORIES
SCAS221A - 1993年2月 - 修订1995年9月
D
D
D
D
D
D
D
D
D
D
读取和写入操作可以是异步的
或重合
组织：
- SN74ACT7200L - 256
×
9
- SN74ACT7201LA - 512
×
9
- SN74ACT7202LA - 1024
×
9
15 ns的快速数据访问时间
读取和写入频率高达40 MHz的
位宽和Word -纵深拓展
与完全兼容
IDT7200 /七千二百〇二分之七千二百〇一
重传功能
空，满和半满标志
TTL兼容的输入
可提供28引脚塑料DIP （ NP ） ，
小外形（ DV ）和32引脚塑料
J-引线芯片载体（ RJ ）包
DV或NP包装
（ TOP VIEW ）
W
D8
D3
D2
D1
D0
XI
FF
Q0
Q1
Q2
Q3
Q8
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
D4
D5
D6
D7
FL / RT
RS
EF
XO / HF
Q7
Q6
Q5
Q4
R
RJ包装
（ TOP VIEW ）
该SN74ACT7200L ， SN74ACT7201LA和
SN74ACT7202LA与双端口构建
SRAM和具有内部写入和读出地址
计数器提供的数据吞吐量的第一项，
先出（ FIFO ）的基础。写和读操作
是独立的，可以是异步的，或
重合。空和满的状态标志防止
下溢和内存溢出，
深度扩展逻辑允许结合
的两个或多个设备到一个存储单元
FIFO。字宽扩展也是可能的。
数据被加载到存储器的写使能
（W）的输入和卸载通过读使能（R）的
输入。读取和写入的25 ns的周期时间
（40兆赫）是可能的，数据存取时间
15纳秒。
D3
D8
W
NC
V
CC
D4
D5
4
描述
D2
D1
D0
XI
FF
Q0
Q1
NC
Q2
5
6
7
8
9
10
11
12
3 2 1 32 31 30
29
28
27
26
25
24
23
22
13
21
14 15 16 17 18 19 20
D6
D7
NC
FL / RT
RS
EF
XO / HF
Q7
Q6
Q3
Q8
NC - 无内部连接
这些设备特别适合用于提供两条总线在操作之间的数据信道
异步速率。应用包括用作速率缓冲器从模拟 - 数字转换器中的数据 -
采集系统，公共汽车和磁或光存储器之间的临时存储元件，并且
队列的通信系统。一个9位宽度的数据路径被设置为一个字节的数据的发送加
一个奇偶校验位或数据包成帧信息。写指针，读指针可以被独立地重置为
重发之前读取数据时，设备没有进行深入的扩展使用。
该SN74ACT7200L ， SN74ACT7201LA和SN74ACT7202LA从0℃下，其特征为操作
至70℃ 。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
版权
1995年，德州仪器
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
邮政信箱655303
达拉斯，德克萨斯州75265
GND
NC
R
Q4
Q5
1
SN74ACT7200L ， SN74ACT7201LA ， SN74ACT7202LA
256
×
9, 512
×
9, 1024
×
9
异步先入先出MEMORIES
SCAS221A - 1993年2月 - 修订1995年9月
SN74ACT7200L逻辑符号
FIFO 256
×
9
Φ
SN74ACT7200L
22
RS
W
1
2,4 CT = 0 （ RST ）
6 （ WR PNTR ）
6 C1
G2
XI
FL / RT
7
23
（展开）
（第1 LOAD ）
2,4 （ REXMIT ）
15
R
5 （ RD PNTR ）
5EN3
G4
（ CT = WR PNTR - RD PNTR ）
D0
D1
D2
D3
D4
D5
D6
D7
D8
6
5
4
3
27
26
25
24
2
1D
3
9
10
11
12
16
17
18
19
13
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
（展开）
CT > 128
20
XO / HF
2 （ CT = 255） G6
4 （ CT = 255） G6
（ CT = 256） G6
（CT = 0）的G5
8
FF
21
EF
这个符号是按照ANSI / IEEE标准91-1984和IEC出版617-12 。
显示引脚数是用于DV和NP包。
2
邮政信箱655303
达拉斯，德克萨斯州75265
SN74ACT7200L ， SN74ACT7201LA ， SN74ACT7202LA
256
×
9, 512
×
9, 1024
×
9
异步先入先出MEMORIES
SCAS221A - 1993年2月 - 修订1995年9月
SN74ACT7201LA逻辑符号
FIFO 512
×
9
Φ
SN74ACT7201LA
22
RS
W
1
2,4 CT = 0 （ RST ）
6 （ WR PNTR ）
6 C1
G2
XI
FL / RT
7
23
（展开）
（第1 LOAD ）
2,4 （ REXMIT ）
15
R
5 （ RD PNTR ）
5EN3
G4
（ CT = WR PNTR - RD PNTR ）
D0
D1
D2
D3
D4
D5
D6
D7
D8
6
5
4
3
27
26
25
24
2
1D
3
9
10
11
12
16
17
18
19
13
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
（展开）
CT > 256
20
XO / HF
2 （ CT = 511 ） G6
4 （ CT = 511 ） G6
（ CT = 512 ） G6
（CT = 0）的G5
8
FF
21
EF
这个符号是按照ANSI / IEEE标准91-1984和IEC出版617-12 。
显示引脚数是用于DV和NP包。
邮政信箱655303
达拉斯，德克萨斯州75265
3
SN74ACT7200L ， SN74ACT7201LA ， SN74ACT7202LA
256
×
9, 512
×
9, 1024
×
9
异步先入先出MEMORIES
SCAS221A - 1993年2月 - 修订1995年9月
SN74ACT7202LA逻辑符号
FIFO 1024
×
9
Φ
SN74ACT7202LA
22
RS
W
1
2,4 CT = 0 （ RST ）
6 （ WR PNTR ）
6 C1
G2
XI
FL / RT
7
23
（展开）
（第1 LOAD ）
2,4 （ REXMIT ）
15
R
5 （ RD PNTR ）
5EN3
G4
（ CT = WR PNTR - RD PNTR ）
D0
D1
D2
D3
D4
D5
D6
D7
D8
6
5
4
3
27
26
25
24
2
1D
3
9
10
11
12
16
17
18
19
13
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
（展开）
CT > 512
20
XO / HF
2 （ CT = 1023） G6
4 （ CT = 1023） G6
（ CT = 1024） G6
（CT = 0）的G5
8
FF
21
EF
这个符号是按照ANSI / IEEE标准91-1984和IEC出版617-12 。
显示引脚数是用于DV和NP包。
4
邮政信箱655303
达拉斯，德克萨斯州75265
SN74ACT7200L ， SN74ACT7201LA ， SN74ACT7202LA
256
×
9, 512
×
9, 1024
×
9
异步先入先出MEMORIES
SCAS221A - 1993年2月 - 修订1995年9月
功能框图
D0 – D8
9
位置1
地点2
写
控制
写
指针
256
×
9或
512
×
9或
1024
×
9
内存=
RS
FL / RT
RESET
逻辑
状态 -
旗
逻辑
读
控制
扩张
逻辑
FF
EF
9
Q0 – Q8
读
指针
W
R
XO / HF
XI
256
×
9 SN74ACT7200L ; 512
×
9 SN74ACT7201LA ; 1024
×
9 SN74ACT7202LA
RESET和转发功能表
（单设备深度;单或多器件宽度）
输入
RS
L
H
H
FL / RT
X
L
H
XI
L
L
L
内部设备
读指针
零点的位置
零点的位置
如果增量EF高
写指针
零点的位置
不变
如果增量FF高
EF
L
X
X
输出
FF
H
X
X
XO / HF
H
X
X
功能
复位装置
重发
读/写
复位和一线LOAD功能表
（多器件深度;单或多器件宽度）
输入
RS
L
L
H
FL / RT
L
H
X
XI
内部设备
读指针
零点的位置
零点的位置
X
写指针
零点的位置
零点的位置
X
输出
EF
L
L
X
FF
H
H
X
功能
首先重置设备
重置所有其他设备
读/写
XI连接到菊花链中的一台设备的XO / HF （参见图15） 。
邮政信箱655303
达拉斯，德克萨斯州75265
5
QQ：2880707522 复制
