SN74ACT2227 ， SN74ACT2229
双64
×
1 ，双256
×
1
先入先出MEMORIES
SCAS220C - 1992年6月 - 修订1997年10月
D
D
D
D
D
D
D
D
D
D
组织为双独立的FIFO ：
64个字1位每 - SN74ACT2227
256字1位每 - SN74ACT2229
自由运行的读写时钟可以
是异步或重合的每个
FIFO
输入就绪标志同步写
钟
输出就绪标志同步阅读
钟
半满和几乎全部/几乎空
FL AGS
支持时钟频率高达60 MHz的
9 ns访问时间
3态数据输出
低功耗先进的CMOS技术
封装采用28引脚SOIC封装
DW包装
（ TOP VIEW ）
1HF
1AF/AE
1WRTCLK
1WRTEN
1IR
1D
GND
GND
1RESET
2Q
2OR
2RDEN
2RDCLK
2OE
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
1OE
1RDCLK
1RDEN
1OR
1Q
2RESET
V
CC
V
CC
2D
2IR
2WRTEN
2WRTCLK
2AF/AE
2HF
描述
该SN74ACT2227和SN74ACT2229是适合于广泛的串行数据缓冲的双FIFO的
应用包括弹性商店频率高达OC- 1的电信费率。每个FIFO芯片上
被设置为64
×
1 （ SN74ACT2227 ）或256
×
1（ SN74ACT2229 ），并具有控制信号和状态标志为
独立操作。输出标记每个FIFO包括输入就绪（ 1IR或2IR ） ，输出就绪（ 1或或2 OR ）
半满（ 1HF或2HF ） ，而且几乎全/近空（ 1AF / AE或2AF / AE） 。
串行数据被写入到在由低到高的写时钟的跳变（ 1WRTCLK或2WRTCLK ）输入一个FIFO
当写使能（ 1WRTEN或2WRTEN ）输入和输入就绪标志（ 1IR或2IR ）输出都为高。
串行数据从读时钟低到高的转变（ 1RDCLK或2RDCLK ）输入时， FIFO读
读使能（ 1RDEN或2RDEN ）输入和输出就绪标志（ 1或或2 OR ）的输出都为高。读
并写FIFO的时钟可以是异步的彼此。一个FIFO数据输出（ 1Q或2Q ）是
高阻抗状态时，它的输出使能（图10E或2OE ）输入为低。
每个输入准备好标志（ 1IR或2IR ）由两个触发器阶段的写时钟（同步1WRTCLK或
2WRTCLK ），并且每个输出就绪标志（ 1或或2 OR ）是由三个触发器阶段到其读出时钟同步
（ 1RDCLK或2RDCLK ） 。这样的多级同步，确保可靠的标志，输出状态时，数据被写入
和异步读取。
一个半满标志（ 1HF或2HF ）为高时，存储在其FIFO中的比特的数目大于或等于半
FIFO的深度。一个几乎全/近空标志（ 1AF / AE或2AF / AE ）为高时，八个或更少的位
被存储在其FIFO中，当八个或更少的空位置被保留在FIFO中。有点存在于数据
输出不被存储在FIFO中。
该SN74ACT2227和SN74ACT2229的特点是操作从 - 40 ° C至85°C 。
有关该器件系列的更多信息，请参阅申请报告
FIFO中与一个位一个字宽
（文献编号SCAA006 ） 。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
1997年，德州仪器
邮政信箱655303
达拉斯，德克萨斯州75265
1
QQ：2880707522 复制
