SN65LVDS152
MuxIt 接收器 - 解串器
SLLS445 - 2000年12月
D
在MuxItt Serializer-的一员
D
D
D
D
D
D
D
D
解串器积木式芯片系列
支持一个串行链路反序列化
数据通道输入速率高达
200 Mbps的
PLL锁定/有效输入提供启用
并行数据和时钟输出
可级联的带有附加SN65LVDS152
MuxIt接收器 - 解串器用于更广泛的
并行输出数据的信道宽度
兼容LVDS差分输入和
输出达到或超过要求
ANSI TIA / EIA- 644 -A的
LVDS输入和输出ESD保护
超过12 kV的HBM
LVTTL兼容输入的锁定/有效
并支持5 -V容错
工作在3.3 V电源
封装采用32引脚DA超薄紧缩小 -
外形封装采用26密耳端子节距
SN65LVDS152DA
（标记为65LVDS152 ）
（ TOP VIEW ）
DI +
DIA
GND
LCI +
LCI =
GND
CO_EN
V
CC
GND
V
CC
V
CC
GND
GND
EN
合作
CO +
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
CC
LVI
MCI-
MCI +
GND
DCO
DO–9
DO–8
DO–7
DO–6
DO–5
DO–4
DO–3
DO–2
DO–1
DO–0
描述
MuxIt是用于实现并行数据串行化一个家族的通用型，多片积木和
解串器。该系统允许通过的数量减少的传输宽度的并行数据
以上输电线路的距离大于可以用单端（例如，LVTTL或LVCMOS ）来实现
数据接口。每个传输线的多路复用的比特的数量是用户可选择的，从而允许更高
传输效率比用其它现有的固定比率的解决方案。 MuxIt采用了LVDS （ TIA / EIA- 644 -A ）
低电压差分信令技术的数据源和数据目的地之间的通信。
该MuxIt系列最初包括三个设备支持单一的通信：该SN65LVDS150阶段
锁相环倍频器，该SN65LVDS151串行发送器和SN65LVDS152接收机 -
解串器。
该SN65LVDS152由三个LVDS差分传输线路接收器，一个LVDS差分
传输线驱动器，一个10位的串行输入/并行输出移位寄存器，加上相关的输入和输出缓冲器。它
在接收的LVDS传输线连接序列化的数据，反序列化（解复用）它，它提供了对
并行数据输出， DO- 0通过DO- 9 。接收到的链路数据主频的M倍的一个因素
原来的并行数据的频率。的多路转换比例M或每个数据时钟周期的比特数，被编程
与配置引脚（ M1
→
M5 ）对同伴SN65LVDS150 MuxIt可编程的PLL频率
乘数。高达10位的数据可以由每个SN65LVDS152反序列化并输出。两个或更多个
SN65LVDS152单元可以串联（级联） ，以适应更宽的并行数据路径连接
较高的序列值。的多路转换比例M除以SN65LVDS150 MuxIt支持的范围内
可编程PLL频率乘数是40之间的4和表1示出了一些的LCI的组合的
和MCI的SN65LVDS150 MuxIt可编程的PLL倍频器的支持。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
MuxIt是德州仪器的商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2000年，德州仪器
邮政信箱655303
达拉斯，德克萨斯州75265
1
SN65LVDS152
MuxIt 接收器 - 解串器
SLLS445 - 2000年12月
描述（续）
数据被串行移入SN65LVDS152移位寄存器的M -时钟输入（MCI）的下降沿。该
数据被从在第二上升沿SN65LVDS152移位寄存器锁存出并联后的第一下降
对M-时钟的下面的链路时钟输入（ LCI）的上升沿的边沿。该SN65LVDS152包括LVDS
差分线路接收器为两个串行链路的数据流（DI）和链路时钟（ LCI） 。高速信号
从SN65LVDS150 MuxIt可编程频率倍增器（MCI ），加上对输入和输出的级联
数据（ DI ， CO）都进行了差分连接，以减少偏移和抖动。操作实例
在图1中提供的波形为M = 4和M = 10的值。
使能输入端（EN）连同内部上电复位（POR ）控制输出。当VCC低于1.5
伏，或当EN为低时，输出被禁止。当V
CC
在上述3 V和EN为高电平时，输出使能，
操作规范。
并行的数据比特是从DO -n的输出端输出的顺序依赖于多路转换比例的值
（倍频器值） M。对于从4米至10中的值，级联输出量（CO +/-）没有被使用，并
只有前M个并行输出（DO- 9通过DO- [10 -M ] ）被使用。在DO- 9对应的数据位输出
到上DI-的SN65LVDS151串行的[M -1]中的数据比特的输入。同样，在DO-数据位输出[10 - M]。
将对应于数据位的输入上的DI- 0的SN65LVDS151串行化的。
对于M大于10的值，则级联输出量（CO +/-）是用于连接多个SN65LVDS152
解串器。在这种情况下，高阶单元（多个）输出10个比特的每一个的最高编号位，其输入
入SN65LVDS151串行器（多个） 。编号最低的输入位是最低阶上输出
SN65LVDS152解串器按降序排列从输出DO- 9 。的比特数等于M模（ 10）。
表2反映了这一信息，其中X = M模（10）的
表1. LCI和MCI的例子组合支持的
SN65LVDS150 MuxIt可编程PLL倍频器
LCI ，兆赫
M
4
10
20
40
最低
5
5
5
5
最大
50
20
10
5
20
50
100
200
MCI ，兆赫
最低
最大
200
200
200
200
表2.输出数据位为乘数M值一个功能
X=1
DO- 9的输出位
DO - 8位输出
DO- 7的输出位
DO - 6的输出位
DO - 5的输出位
DO - 4输出位
DO - 3输出位
DO - 2输出位
DO - 1输出位
DO- 0输出位
DI–0
无效
无效
无效
无效
无效
无效
无效
无效
无效
X=2
DI–1
DI–0
无效
无效
无效
无效
无效
无效
无效
无效
X=3
DI–2
DI–1
DI–0
无效
无效
无效
无效
无效
无效
无效
X=4
DI–3
DI–2
DI–1
DI–0
无效
无效
无效
无效
无效
无效
X=5
DI–4
DI–3
DI–2
DI–1
DI–0
无效
无效
无效
无效
无效
X=6
DI–5
DI–4
DI–3
DI–2
DI–1
DI–0
无效
无效
无效
无效
X=7
DI–6
DI–5
DI–4
DI–3
DI–2
DI–1
DI–0
无效
无效
无效
X=8
DI–7
DI–6
DI–5
DI–4
DI–3
DI–2
DI–1
DI–0
无效
无效
X=9
DI–8
DI–7
DI–6
DI–5
DI–4
DI–3
DI–2
DI–1
DI–0
无效
X=0
DI–9
DI–8
DI–7
DI–6
DI–5
DI–4
DI–3
DI–2
DI–1
DI–0
在输出位在级联应用中订购更多的信息可以在MuxIt应用发现
报告。
2
邮政信箱655303
达拉斯，德克萨斯州75265
QQ：2881677436 复制
