【SN65LV1021/SN65LV121210 MHz至40 MHz时， 10 ： 1 LVDS串行】,IC型号SN65LV1212DB,SN65LV1212DB PDF资料,SN65LV1212DB经销商,ic,电子元器件-51电子网

SN65LV1021/SN65LV1212

10 MHz至40 MHz时， 10 ： 1 LVDS串行器/解串器

SLLS526F - 2002年2月 - 修订2002年11月

100 - Mbps至400 Mbps的串行LVDS数据

带宽需求在10 MHz至40 MHz的

系统时钟

NSM引脚兼容的超集

DS92LV1021/DS92LV1212

芯片组（串行器/解串器）电源

消费<350毫瓦（典型值），在40MHz的

为加快锁定同步模式

SN65LV1021

串行器

锁定指示

所需的PLL无需外部元件

低成本的28引脚SSOP封装

工业温度合格，

= - 40 ° C至85°C

时钟可编程边沿触发

（上升沿或下降沿）

流通引脚排列，便于PCB布局

SN65LV1212

解串器

SYNC1

SYNC2

IN0

IN1

IN2

IN3

IN4

IN5

IN6

IN7

IN8

IN9

TCLK_R /女

TCLK

AGND

PWRDN

AGND

–

AGND

DEN

AGND

DGND

AGND

RCLK_R /女

REFCLK

–

PWRDN

任

RCLK

LOCK

AGND

DGND

OUT0

OUT1

OUT2

OUT3

OUT4

DGND

OUT5

OUT6

OUT7

OUT8

OUT9

描述

该SN65LV1021串行器及解串器SN65LV1212包括一个10位的SerDes芯片组设计

传输和10MHz的接收通过LVDS差分背板串行数据的等效并联字速率

到40兆赫。包括开销，这意味着120 - Mbps和480 Mbps的之间的串行数据速率

有效载荷编码的吞吐量。

在上电时，该芯片组链路可经由同步模式与内部产生的同步初始化

图案，或解串器能够允许同步到随机数据。通过采用同步模式，

解串器建立在指定的，更短的时间参数锁。

该装置可被输入到一个低功耗状态，当没有数据传输是必需的。可替换地，一个模式是

可用以将输出引脚处于高阻抗状态，而不会失去PLL锁定。

该SN65LV1021和SN65LV1212的特点是工作在周围空气温度 - 40 ° C至

85°C.

订购信息

设备

串行器

解串器

产品型号

SN65LV1021DB

SN65LV1212DB

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

版权

2002年，德州仪器

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

邮政信箱655303

达拉斯，德克萨斯州75265

SN65LV1021/SN65LV1212

10 MHz至40 MHz时， 10 ： 1 LVDS串行器/解串器

SLLS526F - 2002年2月 - 修订2002年11月

方框图

SN65LVDS1021

SN65LVDS1212

LVDS

并行到串行

串行到并行

输入锁存

DIN

A+

A–

Y+

Y–

输出锁存器

DOUT

TCLK_R /女

TCLK

（ 10兆赫

40兆赫）

PLL

定时/

控制

DEN

PLL

定时/

控制

REFCLK

任

LOCK

RCLK_R /女

RCLK

（10 MHz至

40兆赫）

SYNC1

SYNC2

时钟

恢复

功能说明

该SN65LV1021和SN65LV1212是一个10位串行器/解串器芯片组设计，在传输数据

差分背板或屏蔽双绞线（ UTP），时钟速度从10 MHz到40 MHz的。该芯片组

有五个状态的操作：初始化模式，同步模式，数据传输模式，掉电

模式，和高阻抗模式。以下各节描述每个操作状态。

初始化模式

这两种设备的初始化必须发生之前的数据传输可以开始。初始化是指

串行器和解串器PLL的本地时钟的同步。

当V

被施加到串行化器和/或解串器，所述各自的输出进入高阻抗状态，而

而芯片上电电路，禁止内部电路。当V

达到2.45伏，在PLL中的每一个设备

开始锁定到本地时钟。对于串行器，本地时钟的发送时钟（ TCLK ）由提供

外部源。为解串器，一个本地时钟信号必须被施加到REFCLK引脚。串行输出

保持在高阻抗状态，而在PLL锁定到TCLK 。

邮政信箱655303

达拉斯，德克萨斯州75265

SN65LV1021/SN65LV1212

10 MHz至40 MHz时， 10 ： 1 LVDS串行器/解串器

SLLS526F - 2002年2月 - 修订2002年11月

功能说明（续）

同步模式

解串器的PLL必须同步到串行器，以便有效地接收数据。同步可以

实现两种方式中的一种：

快速同步：

串行器需要发送特定的同步模式，包括6的能力

那些和六个零的输入时钟速率切换。的同步模式传输使

解串器锁定到串行信号确定的时间框架内。 SYNC的这种传输

模式是通过在串行的SYNC1和SYNC2输入选择。当接收到一个有效的SYNC1或

SYNC2脉冲（宽度大于6个时钟周期）的SYNC模式1026次循环发送。

当解串器检测到的边缘过渡的LVDS输入，它会尝试锁定到嵌入式时钟

信息。解串器LOCK输出保持高电平，而其PLL锁定到输入数据或同步

型态存在于串行输入。当解串器锁定到LVDS数据时，LOCK输出变低。

当LOCK为低电平时，解串器的输出代表输入的LVDS数据。一种方法是，以配合

解串器LOCK直接输出到SYNC1和SYNC2 。

随机锁同步：

解串器，而不需要能够达到锁定到数据流

串行发送特殊的同步模式。这允许在开环应用来操作SN65LV1212 。

同样重要的是，支持热插入到正在运行的背板解串器的能力。在

开环或热插入的情况下，假定该数据流是随机的。因此，因为

锁定时间而变化，由于数据流的特性，准确的锁定时间不能被预测。主

上的随机锁定时间约束是所述输入数据和所述REFCLK之间的初始相位关系

当解串器上电。

将包含在数据流中的数据也可能会影响锁定时间。如果一个特定的模式是重复的，在解串器

可以输入错误锁定，错误地识别数据模式的启动/停止位。这被称为重复

multitransition （ RMT ） ;参见图1所示的RMT例子。 RMT发生在一个以上的由低到高转变

需要在每个时钟周期发生在多个周期。在最坏的情况下，解串器能够成为锁定到

数据模式，而不是时钟。解串器内的电路可以检测到的误锁定的可能性

存在。经检测，该电路可以防止LOCK输出变为有效，直到潜在的错误锁

格局的变化。注意， RMT图案只影响解串器的锁定时间，并且一旦解串器

在锁定时， RMT图案不会影响解串器的状态，只要在同一数据边界发生

每个周期。解串器不进入锁定unitil发现数据边界的唯一连续四个周期

（启动/停止位）在同一位置。

解串器保持在锁定直到它不能检测到相同的数据边界（停止/开始位）为四个连续

周期。那么desiralizer失锁，并会寻找新的数据边界（停止/启动位）。在该事件

丢失同步的，则LOCK引脚输出变为高电平，输出（包括RCLK ）输入一个

高阻抗状态。用户的系统应该监视锁销，以检测丢失

同步。当检测到失锁，发送的同步模式的同步是可取的，如果

一个特定的时间内重新建立锁是非常关键的。然而，解串器可以锁定到随机数据作为

前面所提到的。

邮政信箱655303

达拉斯，德克萨斯州75265

SN65LV1021/SN65LV1212

10 MHz至40 MHz时， 10 ： 1 LVDS串行器/解串器

SLLS526F - 2002年2月 - 修订2002年11月

同步模式（续）

DIN0保持低电平， DIN1举高

停止

位

开始

位

停止

位

开始

位

DIN0

DIN1

DIN4保持低电平， DIN5举高

停止

位

开始

位

停止

位

开始

位

DIN4

DIN5

DIN8保持低电平， DIN9举高

停止

位

开始

位

停止

位

开始

位

DIN8

DIN9

图1. RMT模式的例子

数据传输方式

初始化和同步之后，串行接收的并行数据从输入端D

IN0

– D

IN9

。串行

使用TCLK输入锁存输入数据。该TCLK_R /女引脚选择哪条边串行用来

选通输入数据。如果其中的SYNC输入，高6 TCLK周期，在D中的数据

IN0

– D

IN9

被忽略

无论在时钟边沿的选择和SYNC模式1026个周期被发送。

在确定要使用的时钟边沿，一开始和停止位，内部追加，帧中的数据位

嵌入式时钟位串行流。

串行发送从串行数据输出序列化的数据和所附的时钟位（ 10 + 2位）（DO ±）

在12倍TCLK频率。例如，如果TCLK为10MHz时，串行速率为10

12 = 120 Mbps的。因为

只有10位的输入数据中，有用的数据速率是10倍TCLK频率。例如，如果TCLK = 12兆赫

有用的数据速率是10

12 = 120 Mbps的。该数据源，它提供的TCLK ，必须在该范围内

10兆赫到40兆赫。

邮政信箱655303

达拉斯，德克萨斯州75265

SN65LV1021/SN65LV1212

10 MHz至40 MHz时， 10 ： 1 LVDS串行器/解串器

SLLS526F - 2002年2月 - 修订2002年11月

功能说明（续）

串行输出（ DO ± ）可驱动点至点连接或有限多点或多点背板。

输出发送数据时，使能引脚（DEN）为高电平时， PWRDN是高的， SYNC1和SYNC2低。

当DEN驱动为低电平时，串行输出引脚进入高阻抗状态。

一旦解串器也同步串行器，锁销转变为低。解串器锁

到嵌入式时钟，并使用它来恢复序列化的数据。

的OUTx

数据是有效的，当LOCK为低电平时，

否则

OUT0

– R

OUT9

是无效的。第r

OUT0

–R

OUT9

数据选通由RCLK 。具体RCLK边缘

要使用的极性可通过对RCLK_R / F输入。第r

OUT0

– R

OUT9

，锁定和RCLK输出可以驱动

最多三个CMOS输入门（ 15 pF负载，总为三个）具有40 MHz的时钟。

掉电

当没有数据传输是必需的，在省电模式下都可以使用。该串行器和解串器使用

省电模式下，一个低功耗的睡眠模式，以降低功耗。解串器输入功率

下来的时候，你开车PWRDN和REN低。该串行器进入掉电时， PWRDN被拉低。

在断电时，PLL将停止，并输出进入高阻抗状态，即禁用负载电流和

将电源电流降至毫安范围内。要退出掉电，必须推动PWRDN引脚为高电平。

前串行器和解串器之间的有效的数据交换可以恢复，则必须重新初始化并

重新同步的装置彼此。串行初始化需要1026 TCLK周期。解串器

初始化和驱动器LOCK高，直到锁定到LVDS时钟发生。

高阻抗模式

该串行器进入高阻抗模式时， DEN引脚被拉低。这使得这两个驱动器输出

引脚（ DO +和DO- ）到一个高阻抗状态。当你开车DEN高，串行器返回到其先前

状态，只要所有其他控制引脚保持为静态（ SYNC1 ， SYNC2 ， PWRDN ， TCLK_R / F）。当REN销

被拉低，解串器进入高阻抗模式。因此，接收器的输出引脚

OUT0

– R

OUT9

）和RCLK被放置在高阻抗状态。 LOCK输出仍然有效，

反射PLL的状态。

解串器真值表

输入

PWRDN

任

ROUT [ 0 ： 9 ]

活跃

输出

LOCK

活跃

RCLK

活跃

注： 1， LOCK输出反映解串器方面的国家

到所选择的数据流。

2. RCLK主动表示，如果解串器的RCLK运行

被锁定。 RCLK相对于狂胜时机

通过RCLK_R / F决定。

3. ROUT和RCLK是三态时， LOCK置为高电平。

邮政信箱655303

达拉斯，德克萨斯州75265

SN65LV1021/SN65LV1212

10 MHz至40 MHz时， 10 ： 1 LVDS串行器/解串器

SLLS526F - 2002年2月 - 修订2002年11月

100 - Mbps至400 Mbps的串行LVDS数据

带宽需求在10 MHz至40 MHz的

系统时钟

NSM引脚兼容的超集

DS92LV1021/DS92LV1212

芯片组（串行器/解串器）电源

消费<350毫瓦（典型值），在40MHz的

为加快锁定同步模式

SN65LV1021

串行器

锁定指示

所需的PLL无需外部元件

低成本的28引脚SSOP封装

工业温度合格，

= - 40 ° C至85°C

时钟可编程边沿触发

（上升沿或下降沿）

流通引脚排列，便于PCB布局

SN65LV1212

解串器

SYNC1

SYNC2

IN0

IN1

IN2

IN3

IN4

IN5

IN6

IN7

IN8

IN9

TCLK_R /女

TCLK

AGND

PWRDN

AGND

–

AGND

DEN

AGND

DGND

AGND

RCLK_R /女

REFCLK

–

PWRDN

任

RCLK

LOCK

AGND

DGND

OUT0

OUT1

OUT2

OUT3

OUT4

DGND

OUT5

OUT6

OUT7

OUT8

OUT9

描述

该SN65LV1021串行器及解串器SN65LV1212包括一个10位的SerDes芯片组设计

传输和10MHz的接收通过LVDS差分背板串行数据的等效并联字速率

到40兆赫。包括开销，这意味着120 - Mbps和480 Mbps的之间的串行数据速率

有效载荷编码的吞吐量。

在上电时，该芯片组链路可经由同步模式与内部产生的同步初始化

图案，或解串器能够允许同步到随机数据。通过采用同步模式，

解串器建立在指定的，更短的时间参数锁。

该装置可被输入到一个低功耗状态，当没有数据传输是必需的。可替换地，一个模式是

可用以将输出引脚处于高阻抗状态，而不会失去PLL锁定。

该SN65LV1021和SN65LV1212的特点是工作在周围空气温度 - 40 ° C至

85°C.

订购信息

设备

串行器

解串器

产品型号

SN65LV1021DB

SN65LV1212DB

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

版权

2002年，德州仪器

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

邮政信箱655303

达拉斯，德克萨斯州75265

SN65LV1021/SN65LV1212

10 MHz至40 MHz时， 10 ： 1 LVDS串行器/解串器

SLLS526F - 2002年2月 - 修订2002年11月

方框图

SN65LVDS1021

SN65LVDS1212

LVDS

并行到串行

串行到并行

输入锁存

DIN

A+

A–

Y+

Y–

输出锁存器

DOUT

TCLK_R /女

TCLK

（ 10兆赫

40兆赫）

PLL

定时/

控制

DEN

PLL

定时/

控制

REFCLK

任

LOCK

RCLK_R /女

RCLK

（10 MHz至

40兆赫）

SYNC1

SYNC2

时钟

恢复

功能说明

该SN65LV1021和SN65LV1212是一个10位串行器/解串器芯片组设计，在传输数据

差分背板或屏蔽双绞线（ UTP），时钟速度从10 MHz到40 MHz的。该芯片组

有五个状态的操作：初始化模式，同步模式，数据传输模式，掉电

模式，和高阻抗模式。以下各节描述每个操作状态。

初始化模式

这两种设备的初始化必须发生之前的数据传输可以开始。初始化是指

串行器和解串器PLL的本地时钟的同步。

当V

被施加到串行化器和/或解串器，所述各自的输出进入高阻抗状态，而

而芯片上电电路，禁止内部电路。当V

达到2.45伏，在PLL中的每一个设备

开始锁定到本地时钟。对于串行器，本地时钟的发送时钟（ TCLK ）由提供

外部源。为解串器，一个本地时钟信号必须被施加到REFCLK引脚。串行输出

保持在高阻抗状态，而在PLL锁定到TCLK 。

邮政信箱655303

达拉斯，德克萨斯州75265

SN65LV1021/SN65LV1212

10 MHz至40 MHz时， 10 ： 1 LVDS串行器/解串器

SLLS526F - 2002年2月 - 修订2002年11月

功能说明（续）

同步模式

解串器的PLL必须同步到串行器，以便有效地接收数据。同步可以

实现两种方式中的一种：

快速同步：

串行器需要发送特定的同步模式，包括6的能力

那些和六个零的输入时钟速率切换。的同步模式传输使

解串器锁定到串行信号确定的时间框架内。 SYNC的这种传输

模式是通过在串行的SYNC1和SYNC2输入选择。当接收到一个有效的SYNC1或

SYNC2脉冲（宽度大于6个时钟周期）的SYNC模式1026次循环发送。

当解串器检测到的边缘过渡的LVDS输入，它会尝试锁定到嵌入式时钟

信息。解串器LOCK输出保持高电平，而其PLL锁定到输入数据或同步

型态存在于串行输入。当解串器锁定到LVDS数据时，LOCK输出变低。

当LOCK为低电平时，解串器的输出代表输入的LVDS数据。一种方法是，以配合

解串器LOCK直接输出到SYNC1和SYNC2 。

随机锁同步：

解串器，而不需要能够达到锁定到数据流

串行发送特殊的同步模式。这允许在开环应用来操作SN65LV1212 。

同样重要的是，支持热插入到正在运行的背板解串器的能力。在

开环或热插入的情况下，假定该数据流是随机的。因此，因为

锁定时间而变化，由于数据流的特性，准确的锁定时间不能被预测。主

上的随机锁定时间约束是所述输入数据和所述REFCLK之间的初始相位关系

当解串器上电。

将包含在数据流中的数据也可能会影响锁定时间。如果一个特定的模式是重复的，在解串器

可以输入错误锁定，错误地识别数据模式的启动/停止位。这被称为重复

multitransition （ RMT ） ;参见图1所示的RMT例子。 RMT发生在一个以上的由低到高转变

需要在每个时钟周期发生在多个周期。在最坏的情况下，解串器能够成为锁定到

数据模式，而不是时钟。解串器内的电路可以检测到的误锁定的可能性

存在。经检测，该电路可以防止LOCK输出变为有效，直到潜在的错误锁

格局的变化。注意， RMT图案只影响解串器的锁定时间，并且一旦解串器

在锁定时， RMT图案不会影响解串器的状态，只要在同一数据边界发生

每个周期。解串器不进入锁定unitil发现数据边界的唯一连续四个周期

（启动/停止位）在同一位置。

解串器保持在锁定直到它不能检测到相同的数据边界（停止/开始位）为四个连续

周期。那么desiralizer失锁，并会寻找新的数据边界（停止/启动位）。在该事件

丢失同步的，则LOCK引脚输出变为高电平，输出（包括RCLK ）输入一个

高阻抗状态。用户的系统应该监视锁销，以检测丢失

同步。当检测到失锁，发送的同步模式的同步是可取的，如果

一个特定的时间内重新建立锁是非常关键的。然而，解串器可以锁定到随机数据作为

前面所提到的。

邮政信箱655303

达拉斯，德克萨斯州75265

SN65LV1021/SN65LV1212

10 MHz至40 MHz时， 10 ： 1 LVDS串行器/解串器

SLLS526F - 2002年2月 - 修订2002年11月

同步模式（续）

DIN0保持低电平， DIN1举高

停止

位

开始

位

停止

位

开始

位

DIN0

DIN1

DIN4保持低电平， DIN5举高

停止

位

开始

位

停止

位

开始

位

DIN4

DIN5

DIN8保持低电平， DIN9举高

停止

位

开始

位

停止

位

开始

位

DIN8

DIN9

图1. RMT模式的例子

数据传输方式

初始化和同步之后，串行接收的并行数据从输入端D

IN0

– D

IN9

。串行

使用TCLK输入锁存输入数据。该TCLK_R /女引脚选择哪条边串行用来

选通输入数据。如果其中的SYNC输入，高6 TCLK周期，在D中的数据

IN0

– D

IN9

被忽略

无论在时钟边沿的选择和SYNC模式1026个周期被发送。

在确定要使用的时钟边沿，一开始和停止位，内部追加，帧中的数据位

嵌入式时钟位串行流。

串行发送从串行数据输出序列化的数据和所附的时钟位（ 10 + 2位）（DO ±）

在12倍TCLK频率。例如，如果TCLK为10MHz时，串行速率为10

12 = 120 Mbps的。因为

只有10位的输入数据中，有用的数据速率是10倍TCLK频率。例如，如果TCLK = 12兆赫

有用的数据速率是10

12 = 120 Mbps的。该数据源，它提供的TCLK ，必须在该范围内

10兆赫到40兆赫。

邮政信箱655303

达拉斯，德克萨斯州75265

SN65LV1021/SN65LV1212

10 MHz至40 MHz时， 10 ： 1 LVDS串行器/解串器

SLLS526F - 2002年2月 - 修订2002年11月

功能说明（续）

串行输出（ DO ± ）可驱动点至点连接或有限多点或多点背板。

输出发送数据时，使能引脚（DEN）为高电平时， PWRDN是高的， SYNC1和SYNC2低。

当DEN驱动为低电平时，串行输出引脚进入高阻抗状态。

一旦解串器也同步串行器，锁销转变为低。解串器锁

到嵌入式时钟，并使用它来恢复序列化的数据。

的OUTx

数据是有效的，当LOCK为低电平时，

否则

OUT0

– R

OUT9

是无效的。第r

OUT0

–R

OUT9

数据选通由RCLK 。具体RCLK边缘

要使用的极性可通过对RCLK_R / F输入。第r

OUT0

– R

OUT9

，锁定和RCLK输出可以驱动

最多三个CMOS输入门（ 15 pF负载，总为三个）具有40 MHz的时钟。

掉电

当没有数据传输是必需的，在省电模式下都可以使用。该串行器和解串器使用

省电模式下，一个低功耗的睡眠模式，以降低功耗。解串器输入功率

下来的时候，你开车PWRDN和REN低。该串行器进入掉电时， PWRDN被拉低。

在断电时，PLL将停止，并输出进入高阻抗状态，即禁用负载电流和

将电源电流降至毫安范围内。要退出掉电，必须推动PWRDN引脚为高电平。

前串行器和解串器之间的有效的数据交换可以恢复，则必须重新初始化并

重新同步的装置彼此。串行初始化需要1026 TCLK周期。解串器

初始化和驱动器LOCK高，直到锁定到LVDS时钟发生。

高阻抗模式

该串行器进入高阻抗模式时， DEN引脚被拉低。这使得这两个驱动器输出

引脚（ DO +和DO- ）到一个高阻抗状态。当你开车DEN高，串行器返回到其先前

状态，只要所有其他控制引脚保持为静态（ SYNC1 ， SYNC2 ， PWRDN ， TCLK_R / F）。当REN销

被拉低，解串器进入高阻抗模式。因此，接收器的输出引脚

OUT0

– R

OUT9

）和RCLK被放置在高阻抗状态。 LOCK输出仍然有效，

反射PLL的状态。

解串器真值表

输入

PWRDN

任

ROUT [ 0 ： 9 ]

活跃

输出

LOCK

活跃

RCLK

活跃

注： 1， LOCK输出反映解串器方面的国家

到所选择的数据流。

2. RCLK主动表示，如果解串器的RCLK运行

被锁定。 RCLK相对于狂胜时机

通过RCLK_R / F决定。

3. ROUT和RCLK是三态时， LOCK置为高电平。

邮政信箱655303

达拉斯，德克萨斯州75265