SN65DSI83
www.ti.com
SLLSEC1D - 2012年9月 - 修订2012年12月
MIPI DSI桥FLATLINK LVDS
单通道DSI以单路LVDS桥接
检查样品：
SN65DSI83
1
特点
参考时钟（ REFCLK ）
1.8 V主V
CC
电源
低功耗特性包括关断
模式，降低LVDS输出电压摆幅，
共模和MIPI超低功耗
国家（ ULPS ）支持
LVDS通道SWAP ， LVDS引脚顺序
相反的特征，便于PCB路由
ESD额定值± 2千伏（ HBM ）
封装在64引脚的5x5mm PBGA （ ZQE ）
温度范围： -40 ° C至85°C
应用
平板电脑，笔记本电脑，上网本
移动互联网设备
描述
该SN65DSI83 DSI以FlatLink 桥接功能单一通道MIPI D-PHY接收机前端
每个通道每通道1Gbps的操作4车道配置; 4 Gbps的最大输入带宽。该
桥梁解码MIPI DSI 18 BPP RGB666和24 BPP RGB888包和格式的视频数据转换
流式传输到FlatLink 兼容LVDS输出工作从25 MHz到154 MHz的像素时钟运行，
提供单路LVDS ，每个环节四个数据通道。
该SN65DSI83可以支持高达WUXGA 1920× 1200以每秒60帧，在24 bpp的具有降低的
消隐。它也适用于使用60帧1366 *一千二百八十〇分之七百六十八×800 18 bpp的和24 bpp的应用程序。局部
行缓冲的实施是为容纳的DSI和LVDS接口之间的数据流不匹配。
与业界标准的接口技术设计， SN65DSI83是具有广泛的微兼容
处理器，并且被设计为具有各种功率管理特性，包括低摆幅LVDS输出，并
在MIPI定义的超低功耗状态（ ULPS ）的支持。
该SN65DSI83是在0.5 mm间距封装中实现小外形的5x5mm PBGA ，以及跨运营
温度范围为-40C至85C 。
1
2
3
4
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
FlatLink是德州仪器的商标。
MIPI是Arasan晶片系统公司的注册商标。
所有其他商标均为其各自所有者的财产。
版权所有2012，德州仪器
产品预览资料涉及产品的
发展形成或设计阶段。特征数据和
其他规格的设计目标。德州仪器储备
有权改变或者恕不另行通知停止这些产品。
产品预览
实现MIPI
D-PHY版本1.00.00
物理层前端和显示串行
接口（DSI ）版00年2月1日
单通道DSI接收器可配置为
一个，两个，三个或四个D-PHY数据通道
每通道运行高达1 Gbps每通道
支持18 BPP和24 BPP DSI视频
数据包RGB666和RGB888格式
最大分辨率可达60 fps的WUXGA 1920×
1200在18 BPP和24位颜色带缩
消隐。适合60 fps的1366 *一千二百八十〇分之七百六十八
×800 18 BPP和24 BPP
FlatLink 输出为单路LVDS
支持单通道DSI以单路
LVDS工作模式
LVDS输出时钟为25 MHz到154范围
兆赫
LVDS像素时钟可以从自由采购
连续运行D-PHY时钟或外部
234
SN65DSI83
SLLSEC1D - 2012年9月 - 修订2012年12月
www.ti.com
这些器件具有有限的内置ESD保护。引线应短接在一起或设备放置在导电泡棉
储存或搬运过程中，以防止对静电损坏MOS大门。
设备信息
功能框图
AVCC
AGND
VCC
GND
DA0P
DA0N
DA1P
DA1N
DA2P
DA2N
DA3P
DA3N
HSRX
数据通道0
EOT
SOT
DSI包
处理器
LVDS串行器
ERR
ULPS
LPRX
8
包
标题
车道
合并
ERR
（ ODD ）
18
7 - BIT SHIFT
注册
长包
（ EVEN ）
18
数据通道1
（电路相同数据通道0 ）
数据通道2
（电路相同数据通道0 ）
数据通道3
（电路相同数据通道0 ）
8
32
计时器
A_Y0P
A_Y0N
A_Y1P
A_Y1N
A_Y2P
A_Y2N
A_CLKP
A_CLKN
A_Y3P
A_Y3N
8
短包
DE
VS
8
HS
产品预览
2
DSI通道
合并
通道
格式化
ULPS
偏
行缓冲区
DACP
DACn
CLK LANE
LPRX
PLL
LOCK
LVDSPLL
HSRX
时钟电路
像素时钟
PLL锁定
逻辑时钟
企业社会责任
HS时钟源
M / N像素时钟
PLL
本地I C
CSR阅读
企业社会责任写入
2
SCL
SDA
IRQ
ADDR
时钟分频器
RESET
REFCLK
EN
RSVD1
RSVD2
SN65DSI83
提交文档反馈
产品文件夹链接：
SN65DSI83
版权所有2012，德州仪器
SN65DSI83
www.ti.com
SLLSEC1D - 2012年9月 - 修订2012年12月
ZQE包装
（ TOP VIEW ）
9
VCC
GND
A_Y0N
A_Y1N
A_Y2N
A_CLKN
A_Y3N
GND
IRQ
8
GND
VCC
A_Y0P
A_Y1P
A_Y2P
A_CLKP
A_Y3P
RSVD1 VCORE
7
NC
NC
DA3P
DA3N
6
NC
NC
VCC
VCC
VCC
DA2P
DA2N
5
NC
NC
GND
VCC
GND
DACP
DACn
4
NC
NC
GND
GND
DA1P
DA1N
3
NC
NC
DA0P
DA0N
2
1
ADDR
EN
NC
NC
NC
NC
NC
SCL
SDA
A
B
C
D
E
F
G
H
J
为了尽量减少电源噪声基底，提供近SN65DSI83电源引脚良好的去耦。使用四个
陶瓷电容器（2× 0.1
μF
和2X 0.01
μF)
提供了良好的性能。至少，它建议安装
其中0.1
μF
一0.01
μF
电容靠近SN65DSI83 。为了避免大电流回路和引线电感的
之间的去耦电容和设备电源输入引脚的走线长度必须最小化。把电容器
在PCB的底部的SN65DSI83下方通常是一个很好的选择。
引脚功能
针
信号
DA0P ， DA0N
DA1P ， DA1N
DA2P ， DA2N
DA3P ， DA3N
DACP ， DACN
针
H3 ， J3
H4 ， J4
H6 ， J6
H7 ， J7
H5 ， J5
B3， A3，B4 ，A4
B5，A5， B6 ，A6
B7 ，A7， C2，C1
D2，D1 ， F2，F1和
G 2， G 1， E 2 ， E 1
C8, C9
D8, D9
E8, E9
LVDS输出
A_Y3P ， A_Y3N
A_CLKP ，
A_CLKN
RSVD1
RSVD2
G8, G9
F8, F9
H8
B2
CMOS
输入/输出
下拉
CMOS输入，
下拉
LVDS输入（ HS ）
CMOS输入（ LS ）
（故障安全）
I / O
描述
MIPI D-PHY通道A数据通道0 ;数据速率高达1 Gbps 。
MIPI D-PHY通道A数据通道1 ;数据速率高达1 Gbps 。
MIPI D-PHY通道A的数据巷2 ;数据速率高达1 Gbps 。
MIPI D-PHY通道A的数据巷3 ;数据速率高达1 Gbps 。
MIPI D-PHY通道A的时钟里;工作频率高达500 MHz的。
NC
未连接。
这些管脚不应被连接到任何信号，电源或接地。
A_Y0P ， A_Y0N
A_Y1P ， A_Y1N
A_Y2P ， A_Y2N
FlatLink 通道A LVDS数据输出0 。
FlatLink 通道A LVDS数据输出1 。
FlatLink 通道A LVDS数据输出2 。
FlatLink 通道A LVDS数据输出3. A_Y3P和A_Y3N应留NC
18 BPP面板。
FlatLink 通道A LVDS时钟
版权所有。该引脚应正常运行悬空。
版权所有。该引脚应正常运行悬空。
版权所有2012，德州仪器
提交文档反馈
产品文件夹链接：
SN65DSI83
3
产品预览
GND
RSVD2
NC
NC
NC
NC
NC
REFCLK
VCC
SN65DSI83
SLLSEC1D - 2012年9月 - 修订2012年12月
www.ti.com
引脚功能（续）
针
信号
ADDR
针
A1
I / O
CMOS
输入/输出
CMOS输入，
上拉（故障安全）
描述
本地I
2
C接口的目标地址选择。看
表2中。
在正常操作
该引脚为输入。当ADDR引脚被编程为高电平，它应连接
以相同的1.8 V电源轨，其中SN65DSI83 VCC 1.8 V电源轨
连接。
芯片使能和复位。设备重置（关闭）当EN为低电平。
可选的外部参考时钟的LVDS像素时钟。如果外部
参考时钟没有被使用，该引脚应拉至GND与外部
电阻器。参考时钟源应放在尽可能接近
可能的近源串联一个电阻，以降低EMI。
本地I
2
C接口时钟。
漏极开路
输入/输出
（故障安全）
CMOS输出
本地I
2
C接口双向数据信号。
中断信号。
参考地。
电源
1.8 V电源。
1.1 V的输出电压调节。该引脚必须有一个1 μF的外部
电容到GND 。
EN
B1
REFCLK
SCL
SDA
IRQ
GND
VCC
VCORE
H2
H1
J1
J9
A2 ，A8， B9 ，D5
E4 ，F4，F5 ，H9
A9 ，B8， D 6， E5，
E6 ，F6， J2
J8
CMOS输入
（故障安全）
产品预览
订购信息
产品型号
SN65DSI83ZQER
最热
DSI83
件/货运
64引脚PBGA ，卷
绝对最大额定值
(1)
在工作自由空气的温度范围内（除非另有说明）
民
电源电压范围
输入电压范围
储存温度
静电放电
(1)
(2)
(3)
V
CC
CMOS输入端子
DSI INPT端子（ DA X P / N ， DB X P / N）
T
S
人体模型
(2)
(3)
最大
2.175
2.175
1.4
105
±2
±500
单位
V
V
V
°C
kV
V
-0.3
-0.5
-0.4
-65
带电器件模型
超出上述绝对最大额定值强调可能会造成永久性损坏设备。这些压力额定值
只有与该设备在这些或超出任何条件的功能操作推荐的工作条件下显示
是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
经测试符合JEDEC标准22 ，测试方法A114 -B
经测试符合JEDEC标准22 ，测试方法C101 -A
4
提交文档反馈
产品文件夹链接：
SN65DSI83
版权所有2012，德州仪器
SN65DSI83
www.ti.com
SLLSEC1D - 2012年9月 - 修订2012年12月
热信息
热公制
(1)
θ
JA
θ
JCtop
θ
JB
ψ
JT
ψ
JB
θ
JCbot
(1)
结至环境热阻
结至外壳（顶部）热阻
结至电路板的热阻
结至顶部的特征参数
结至电路板的特征参数
结至外壳（底部）热阻
SN65DSI83
ZQE 64引脚
72.1
35.7
35.2
1.2
36.1
不适用
° C / W
单位
有关传统和新的热度量的更多信息，请参阅
IC封装热度量
申请报告，
SPRA953.
推荐工作条件
在工作自由空气的温度范围内（除非另有说明）
民
V
CC
V
PSN
T
A
T
例
V
DSI_PIN
f
(I2C)
f
HS_CLK
t
格局
t
HOLD
Z
L
(1)
VCC电源
电源噪声对任何V
CC
针
工作自由空气的温度
外壳温度
DSI输入引脚电压范围
本地I C输入频率
DSI HS时钟输入频率
DSI HS数据时钟建立时间
DSI HS数据时钟保持时间;看
图1
LVDS输出差分阻抗
40
0.15
0.15
90
132
2
喃
1.8
最大
1.95
0.05
85
92.2
1350
400
500
单位
V
V
°C
mV
千赫
兆赫
UI
(1)
1.65
f
（噪声）
＆ GT ;
1MHz
-40
-50
Ω
单位间隔（UI）是二分之一的HS时钟的周期的;在500 MHz的最小建立时间和保持时间为150 PS
版权所有2012，德州仪器
提交文档反馈
产品文件夹链接：
SN65DSI83
5
产品预览
QQ：2881677436 复制
