SN54ABT7819
512
×
18
×
2
主频双向先入先出存储器
SGBS305D - 1994年8月 - 修订1998年4月
描述
甲FIFO存储器是一个存储装置，它允许数据从它的在它被写入相同的顺序阵列读取。该
SN54ABT7819是一种高速，低功耗的BiCMOS双向时钟的FIFO存储器。两个独立的
512
×
18双端口SRAM的FIFO就在相反的方向上的片外缓冲器的数据。每个FIFO有标志指示
空和满的情况下，一个半满标志，和一个可编程的几乎全/近空标志。
该SN54ABT7819是一个时钟的FIFO ，这意味着每个端口采用同步接口。所有数据
通过一个端口传输被选通到连续（自由运行）端口时钟的通过使所述低到高转变
信号。连续时钟的每个端口是彼此独立的并且可以是异步的，或
重合。在使每个端口被配置为提供与一个简单的双向接口
微处理器和/或巴士同步控制。
的A0 -A17输出的状态由CSA和W / RA控制。当两者的CSA和W / RA是低电平时，输出
是活动的。时，A0 -A17输出处于高阻抗状态时，无论CSA或W / R A为高。数据
写到FIFOA -B ，从A口上CLKA低到高的转变时， CSA低，W / RA高， WENA
高，并且所述的IRA位为高。数据从FIFOB -A读取到A0 -A17输出在低到高的转变
CLKA的时CSA是低，W / R A为低， RENA是高，并且ORA位为高。
的B0 - B17输出的状态是由公务员事务局和W / RB控制。当两个CSB和W / RB低，输出
是活动的。在B0 - B17输出处于高阻抗状态时，无论CSB或W / RB高。数据
写FIFOB -A从B口上CLKB低到高的转变时， CSB为低，W / RB高， WENB
高，并且在IRB的位为高。数据从FIFOA -B读取到B0 - B17输出在低到高的转变
CLKB的当CSB为低， W / R B是低， RENB高，并且ORB的位为高。
本的建立和保持时间约束的片选（ CSA ， CSB ）和读/写选择（W / RA ，W / RB ）
使能和读存储器操作和不相关的数据输出端为高阻抗的控制。
如果一个端口的读使能（ RENA或RENB ）和写允许（ WENA或WENB ）都在一个时钟周期设置为低，则
片选择和写/读选择在任何时间周期期间可以切换到改变的数据输出的状态。
一个FIFO的输入准备，并且准备好输出的标志是两阶段同步的端口的时钟用作
可靠的控制信号。 CLKA同步FIFOA -B （ IRA ）的输入就绪标志的状态和
FIFOB -A （ ORA ）的输出就绪标志。 CLKB同步FIFOB -A的输入就绪标志的状态（ IRB ）
和FIFOA -B的输出就绪标志（ ORB ） 。当端口的输入准备好标志为低电平时， FIFO接收输入
从端口已满，写入禁用它的阵列。当一个端口的输出就绪的标志为低，即FIFO
将数据输出到端口是空的，并从它的存储器中读取被禁用。加载到一个空的第一个字
存储器被发送到FIFO输出寄存器同时其输出就绪标志被置位（高电平） 。当
存储器读出空，并且输出就绪标志被强制为低，最后有效的数据保留在FIFO的输出
直到输出就绪标志置位（高）了。这样一来，在输出就绪标志高表示新
数据存在于FIFO的输出。
该SN54ABT7819的特点是工作在-55 ° C至125°C的整个军用温度范围。
邮政信箱655303
达拉斯，德克萨斯州75265
3
QQ：2880707522 复制
