DRAM
奥斯汀半导体公司
1M ×4的DRAM
动态随机存取
内存
作为军事
特定网络阳离子
SMD 5962-90847
MIL -STD- 883
SMJ44400
引脚分配
（ TOP VIEW ）
20引脚DIP （ JD ）
20引脚扁平封装（ HR）
（ 400 MIL ）
DQ1
DQ2
W\
RAS \\
A9
A0
A1
A2
A3
VCC
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VSS
DQ4
DQ3
CAS \\
OE \\
A8
A7
A6
A5
A4
特点
组织1,048,576 ×4
单+ 5V ± 10 ％电源
更快的内存访问增强的分页模式操作
P
更高的数据带宽比传统的分页模式
零件
P
与一列一列中的随机单位访问
地址
CAS \\ -Before - RAS \\ （ CBR ）刷新
长刷新周期：在16ms的1024周期刷新（最大）
三态输出虚掩
低功耗
所有输入/输出和时钟是TTL兼容
加工，以MIL -STD - 883 ，B类可
引脚名称
A0 - A9
CAS \\
DQ1 - DQ4
OE \\
RAS \\
W\
VCC
VSS
功能
地址输入
列地址选通
数据输入/输出
OUTPUT ENABLE
行地址选通
写使能
5V电源
地
选项
时机
80ns的访问
100ns的访问
120ns的访问
包（ S）
陶瓷DIP （ 400mils ）
陶瓷扁平
记号
-80
-10
-12
该SMJ44400提供了400万， 20引脚陶瓷
侧钎焊双列直插式封装（JD后缀）和一个20针
陶瓷扁平封装（后缀为HR ）为特征的
经营范围从-55 ° C至+ 125°C 。
手术
JD
HR
第113号
308号
增强的页面模式
增强的分页模式操作允许更快的内存
同时选择通过保持相同的行地址的访问
随机列地址。时间为行地址设置
并保持和地址复用被淘汰。最大
可以访问由所确定的列数
最高RAS \\低的时间和使用的CAS \\网页周期时间。
最小CAS \\网页周期时间，所有1024列
由指定的列地址A0到A9可以访问
不干预RAS \\周期。
不同于传统的页面模式的DRAM中，柱分离
地址缓冲器在该装置中都对活化
工作温度范围
M
军事（ -55
o
C至+ 125
o
C)
概述
该SMJ44400是一系列4194304位动态随机
DOM -存取存储器（DRAM ） ，组织为1,048,576
也就是说每4位。该系列产品采用先进设备，最先进的
技术对高性能，高可靠性和低功耗
操作。
该SMJ44400功能的最大行存取时间
80ns的，为100ns和120ns的。最大功耗为为
低360MW运行和待机22MW 。
所有输入和输出，包括时钟，是兼容
与54系列的TTL 。所有addressses和数据输入线被锁存
芯片上，简化了系统设计。数据输出是虚掩到
提高了系统的灵活性。
SMJ44400
2.0版本10/01
欲了解更多产品信息
请访问我们的网站：
www.austinsemiconductor.com
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
1
DRAM
奥斯汀半导体公司
（续）
SMJ44400
增强PAGA模式（续）
坠落的RAS \\边缘。缓冲区作为透明或液流 -
通过锁存器，而CAS \\高。中科院\\下降沿
锁存的列地址。此功能允许
SMJ44400以更高的数据带宽进行操作，然后conven-
tional页面模式部分中，由于数据的检索，尽快开始
列地址是有效的，而不是当CAS \\变低。这
性能改进被称为增强的页面
模式。有效的列地址可以立即呈现
之后，行地址保持时间已经满足，通常是良好的
提前的最大（存取时间从列地址）
已经满足了。在事件的那个列地址
下一个周期是有效的，在该时间CAS \\变高，存取时间
在接下来的周期是由后面的发生来确定
t
CAC
或T
注册会计师
（访问时间表格上升中科院边缘\\ ） 。
地址（ A0 -A9 ）
20位地址位的解码需要1 1048576的
存储单元的位置。十行地址位设置上
输入端A0至A9和锁存到由RAS \\芯片。该
10列地址位通过A9设置引脚A0和
锁存到中科院\\芯片。所有的地址必须是稳定的
上或RAS \\和CAS \\下降沿之前。 RAS \\是
类似于芯片使能，它通过激活感
放大器以及列解码器。 CAS \\用作芯片
选择，激活输出缓冲器以及锁存
地址位进入列地址缓冲器。
写使能（W \\ ）
读或写模式到W \\地选择。逻辑
高在W \\输入选择读模式和逻辑低
选择写入模式。写使能终端可以是
从标准的TTL电路驱动没有一个上拉电阻。
当选择了阅读模式的数据输入被禁用。
当W \\进入前低CAS \\ （早期写） ，数据输出
reamins在高阻抗状态，在整个周期
允许独立的OE \\状态的写操作。
这使得早期的写操作与OE \\完成
接地。
数据输入/输出（ DQ1 - DQ4 ）
高阻抗输出缓冲器可直接TTL
（无需上拉电阻器）兼容的扇出
2系列54 TTL负载。数据输出是相同极性的数据
英寸的输出是在高阻抗（浮动）的状态，直到
CAS \\和OE \\降为卑。在一个读周期中输出
生效后，所有的访问次数达到满意程度。输出
仍然有效，而CAS \\和OE \\低。 CAS \\或OE \\会
它的高回报高阻抗状态。
SMJ44400
2.0版本10/01
输出使能（ OE \\ ）
OE \\控制所述输出缓冲器的阻抗。当
OE \\为高时，缓冲器保持在高阻抗状态。
在一个正常的周期将OE \\低激活输出
缓冲器，将它们在低阻抗状态。这是
有必要为RAS \\和CAS \\被拉低了
输出缓冲器进入低阻抗状态。一旦
低ompedance状态下，它们保持在低阻抗
状态，直到OE \\或CAS \\拉高。
刷新
刷新操作，必须至少每执行
16ms的保留数据。这可以通过选通每个来实现
1024行（ A0 - A9 ） 。一个正常的读或写周期
刷新所有的位中选择的各行中。一个RAS \\ - 只
操作可以用来通过保持CAS \\在高电平（无效）
水平，节省功率作为输出缓冲器保持在
高阻抗状态。外部生成的地址必须
被用于一个RAS \\ - 只刷新。隐藏刷新即可
同时维持有效的数据在德输出引脚进行。这
由中科院控股\\在V完成
IL
在读取操作之后
和循环的RAS \\指定预充电期间之后，类似
到RAS \\ - 只刷新周期。外部地址将被忽略
在隐藏的更新周期。
CAS \\ -before - RAS \\ （ CBR）和隐藏刷新
CBR刷新是通过将CAS \\低早于利用
RAS \\ （见参数t
企业社会责任
），并保持RAS \\下降后低
（参见参数t
企业社会责任
） 。对于连续的CBR刷新周期，
CAS \\能保持较低水平，而骑自行车的RAS \\ 。外部
地址被忽略，并且产生刷新地址
在内部。在CBR刷新周期的输出保持在
高阻抗状态。
隐藏刷新可以在保持有效来执行
在输出引脚上的数据。 Thsi是通过举办CAS \\完成
后为VIL读操作。 RAS \\是后循环
指定的读周期参数得到满足。隐藏刷新即可
也可以使用在一起选择与早期的写周期。 CAS \\是
保持在VIL而RAS \\循环时，一旦所有的指定
早期写的参数都满足。外部产生
地址必须用于指定被访问的位置
在一个隐藏刷新操作的初始RAS \\周期。
随后的RAS \\周期（更新周期）使用内部可
生成的地址和外部地址被忽略。
上电
为了实现正确的设备操作中，初始暂停
200μS后跟最少八个初始化周期是
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
2
DRAM
奥斯汀半导体公司
（续）
SMJ44400
上电（续）
全Vcc电平达到要求后。这八个初始
化周期需要包括至少一个刷新性（RAS \\ - 只
或CBR ）周期。
测试模式
行业标准的测试设计（ DFT ）模式
在SMJ44400中。用W \\低（ WCBR ）一个CBR
周期用于进入测试模式。在测试模式中，数据是
写入和从八个部分的阵列的读
平行。所有的数据被写入到通过DQ1的阵列。数据
是comparted在阅读，如果所有位都是平等的，所有的DQ引脚
高。如果任何一个位是不同的，所有的DQ管脚变为低电平。
读取任意组合，写，读，写或页面模式
在测试模式下使用。测试模式功能可以减少测试
次通过使1M ×4位的DRAM进行测试，就好像它
是一个512K的DRAM ，其中列地址0未使用。一
RAS \\ - 只或CBR刷新周期是用来退出DFT模式。
逻辑符号
1
内存1024K ×4
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
6
7
8
9
11
12
13
14
15
5
20D10/21D0
A
0
1 048 575
RAS \\
4
20D19/21D9
C20[Row]
G23 / [刷新行]
24 [关机]
C21[Column]
G24
CAS \\
17
＆放大器;
23C22
24,25EN
3
W\
16
OE \\
23,21D
G25
DQ1
1
2
DQ2
18
DQ3
19
DQ4
A， 22D
26
A， Z26
1.这个符号是按照ANSI / IEEE标准。 91-1984和IEC出版617-12 。所示的引脚都为JD包。
SMJ44400
2.0版本10/01
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
3
DRAM
奥斯汀半导体公司
功能框图
RAS \\
CAS \\
W\
OE \\
Timeing与控制
SMJ44400
A0
A1
COLUMN
地址
缓冲器
A9
2
8
列解码
感测放大器
128K阵列
128K阵列
R
128K阵列
128K阵列
O
W
D
E
C
O
D
E
R
128K阵列
10
128K阵列
16
16
16
ROW
地址
缓冲器
16
I / O
缓冲器
4 16
选择
数据
In
注册。
4
数据
OUT
注册。
4
10
2
绝对最大额定值*
在VCC电源相对于Vss ...............- 1V至7.0V +电压
任何引脚相对于Vss .........- 1V至7.0V +电压范围
短路输出电流（每个I / O） ... ....................... 50毫安
功耗................................................ ................. 1W
存储温度范围..........................- 65 ° C至+ 150°C
工作温度范围......................- 55 ° C至+ 125°C
*强调大于"Absolute下所列
最大Ratings"可能会导致永久性损坏
装置。这是一个额定值只和功能的操作
化器件在这些或以上的任何其他条件
在本规范的操作部的指示
化，是不是暗示。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
**结温取决于封装类型，
周期时间，装载，环境温度和空气流。
推荐工作条件
符号
描述
民
4.5
2.4
-1
-55
125
1
喃
5
最大
5.5
6.5
0.8
单位
V
V
V
°C
°C
V
CC
电源电压
V
IH
高电平输入电压
V
IL
低电平输入电压
T
A
T
C
最小工作温度
最大工作温度
1.代数约定，其中，更负（少正）限制被指定为最小，仅用于逻辑电压电平。
SMJ44400
2.0版本10/01
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
4
DRAM
奥斯汀半导体公司
符号
V
OH
参数
高电平输出电压
测试条件
I
OH
= -5mA
I
OL
= 4.2毫安
V
CC
= 5.5V, V
I
= 0V至6.5V ，所有
其他引脚= 0V至V
CC
V
CC
= 5.5V, V
O
= 0V至V
CC,
CAS \\高
V
CC
= 5.5V ，最小周期
经过1存储周期，
RAS \\和CAS \\高，
V
IH
= 2.4V
V
CC
= 5.5V ，最小周期，
RAS \\骑自行车，
CAS \\高（ RAS只\\） ，
RAS \\低CAS \\低后（ CBR ）
V
CC
= 5.5V ，T
PC
=最小，
RAS \\低， CAS \\自行车
SMJ44400
电气特性和推荐工作条件
(-55
o
C<T
A
<125
o
C或-40
o
C至+ 85
o
℃; VCC = 5V + 10 ％ ）
-8
-10
-12
最小值最大值最小值最大值最小值最大值单位
2.4
2.4
2.4
V
0.4
±10
±10
85
4
0.4
±10
±10
80
4
0.4
±10
±10
70
4
V
A
A
mA
mA
V
OL
低电平输出电压
I
I
I
O
输入电流（泄漏）
输出电流（泄漏）
I
CC1
阅读 - 或写周期电流
1
I
CC2
待机电流
I
CC3
平均刷新电流
1
（ RAS只\\ ，或CBR \\ ）
85
75
65
mA
I
CC4
平均电流页面
2
50
40
35
mA
电容（ F = 1MHz的）
3
符号
C
I（A ）
C
I（ RC ）
C
I（ W）的
C
O
参数
输入电容，输入地址
输入电容，输入频闪
输入电容，写使能输入
输出电容
最大
7
10
10
10
单位
pF
pF
pF
pF
开关特性
(-55
o
C<T
A
<125
o
C或-40
o
C至+ 85
o
℃; VCC = 5V + 10 ％ ）
符号
t
AA
t
CAC
t
注册会计师
t
RAC
t
OEA
t
关闭
t
OEZ
参数
从列地址访问时间
从CAS访问时间\\低
从列预充电时间访问
从RAS访问时间\\低
从OE访问时间\\低
CAS \\高后输出禁止时间
OE \\高后输出禁止TIEM
4
4
-8
最大
40
20
45
80
20
20
20
-10
最大
45
25
50
100
25
25
25
-12
最大
55
30
55
120
30
30
30
单位
ns
ns
ns
ns
ns
ns
ns
注意事项：
1.衡量一个最大的地址变化，而RAS \\ = V的
IL
.
2.衡量一个最大的地址变化，而CAS \\ = V的
IH
.
3. V
CC
= 5V ±0.5V和被测引脚上的偏压为0V。电容仅在最初的设计和任何重大变更后采样。
4. t
关闭
和T
OEZ
当输出不再驱动指定。的输出通过使任一OE \\或CAS \\高禁用。
SMJ44400
2.0版本10/01
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
5
DRAM
奥斯汀半导体公司
1M ×4的DRAM
动态随机存取
内存
作为军事
特定网络阳离子
SMD 5962-90847
MIL -STD- 883
SMJ44400
引脚分配
（ TOP VIEW ）
20引脚DIP （ JD ）
20引脚扁平封装（ HR）
（ 400 MIL ）
DQ1
DQ2
W\
RAS \\
A9
A0
A1
A2
A3
VCC
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VSS
DQ4
DQ3
CAS \\
OE \\
A8
A7
A6
A5
A4
特点
组织1,048,576 ×4
单+ 5V ± 10 ％电源
更快的内存访问增强的分页模式操作
P
更高的数据带宽比传统的分页模式
零件
P
与一列一列中的随机单位访问
地址
CAS \\ -Before - RAS \\ （ CBR ）刷新
长刷新周期：在16ms的1024周期刷新（最大）
三态输出虚掩
低功耗
所有输入/输出和时钟是TTL兼容
加工，以MIL -STD - 883 ，B类可
引脚名称
A0 - A9
CAS \\
DQ1 - DQ4
OE \\
RAS \\
W\
VCC
VSS
功能
地址输入
列地址选通
数据输入/输出
OUTPUT ENABLE
行地址选通
写使能
5V电源
地
选项
时机
80ns的访问
100ns的访问
120ns的访问
包（ S）
陶瓷DIP （ 400mils ）
陶瓷扁平
记号
-80
-10
-12
该SMJ44400提供了400万， 20引脚陶瓷
侧钎焊双列直插式封装（JD后缀）和一个20针
陶瓷扁平封装（后缀为HR ）为特征的
经营范围从-55 ° C至+ 125°C 。
手术
JD
HR
第113号
308号
增强的页面模式
增强的分页模式操作允许更快的内存
同时选择通过保持相同的行地址的访问
随机列地址。时间为行地址设置
并保持和地址复用被淘汰。最大
可以访问由所确定的列数
最高RAS \\低的时间和使用的CAS \\网页周期时间。
最小CAS \\网页周期时间，所有1024列
由指定的列地址A0到A9可以访问
不干预RAS \\周期。
不同于传统的页面模式的DRAM中，柱分离
地址缓冲器在该装置中都对活化
工作温度范围
M
军事（ -55
o
C至+ 125
o
C)
概述
该SMJ44400是一系列4194304位动态随机
DOM -存取存储器（DRAM ） ，组织为1,048,576
也就是说每4位。该系列产品采用先进设备，最先进的
技术对高性能，高可靠性和低功耗
操作。
该SMJ44400功能的最大行存取时间
80ns的，为100ns和120ns的。最大功耗为为
低360MW运行和待机22MW 。
所有输入和输出，包括时钟，是兼容
与54系列的TTL 。所有addressses和数据输入线被锁存
芯片上，简化了系统设计。数据输出是虚掩到
提高了系统的灵活性。
SMJ44400
2.0版本10/01
欲了解更多产品信息
请访问我们的网站：
www.austinsemiconductor.com
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
1
DRAM
奥斯汀半导体公司
（续）
SMJ44400
增强PAGA模式（续）
坠落的RAS \\边缘。缓冲区作为透明或液流 -
通过锁存器，而CAS \\高。中科院\\下降沿
锁存的列地址。此功能允许
SMJ44400以更高的数据带宽进行操作，然后conven-
tional页面模式部分中，由于数据的检索，尽快开始
列地址是有效的，而不是当CAS \\变低。这
性能改进被称为增强的页面
模式。有效的列地址可以立即呈现
之后，行地址保持时间已经满足，通常是良好的
提前的最大（存取时间从列地址）
已经满足了。在事件的那个列地址
下一个周期是有效的，在该时间CAS \\变高，存取时间
在接下来的周期是由后面的发生来确定
t
CAC
或T
注册会计师
（访问时间表格上升中科院边缘\\ ） 。
地址（ A0 -A9 ）
20位地址位的解码需要1 1048576的
存储单元的位置。十行地址位设置上
输入端A0至A9和锁存到由RAS \\芯片。该
10列地址位通过A9设置引脚A0和
锁存到中科院\\芯片。所有的地址必须是稳定的
上或RAS \\和CAS \\下降沿之前。 RAS \\是
类似于芯片使能，它通过激活感
放大器以及列解码器。 CAS \\用作芯片
选择，激活输出缓冲器以及锁存
地址位进入列地址缓冲器。
写使能（W \\ ）
读或写模式到W \\地选择。逻辑
高在W \\输入选择读模式和逻辑低
选择写入模式。写使能终端可以是
从标准的TTL电路驱动没有一个上拉电阻。
当选择了阅读模式的数据输入被禁用。
当W \\进入前低CAS \\ （早期写） ，数据输出
reamins在高阻抗状态，在整个周期
允许独立的OE \\状态的写操作。
这使得早期的写操作与OE \\完成
接地。
数据输入/输出（ DQ1 - DQ4 ）
高阻抗输出缓冲器可直接TTL
（无需上拉电阻器）兼容的扇出
2系列54 TTL负载。数据输出是相同极性的数据
英寸的输出是在高阻抗（浮动）的状态，直到
CAS \\和OE \\降为卑。在一个读周期中输出
生效后，所有的访问次数达到满意程度。输出
仍然有效，而CAS \\和OE \\低。 CAS \\或OE \\会
它的高回报高阻抗状态。
SMJ44400
2.0版本10/01
输出使能（ OE \\ ）
OE \\控制所述输出缓冲器的阻抗。当
OE \\为高时，缓冲器保持在高阻抗状态。
在一个正常的周期将OE \\低激活输出
缓冲器，将它们在低阻抗状态。这是
有必要为RAS \\和CAS \\被拉低了
输出缓冲器进入低阻抗状态。一旦
低ompedance状态下，它们保持在低阻抗
状态，直到OE \\或CAS \\拉高。
刷新
刷新操作，必须至少每执行
16ms的保留数据。这可以通过选通每个来实现
1024行（ A0 - A9 ） 。一个正常的读或写周期
刷新所有的位中选择的各行中。一个RAS \\ - 只
操作可以用来通过保持CAS \\在高电平（无效）
水平，节省功率作为输出缓冲器保持在
高阻抗状态。外部生成的地址必须
被用于一个RAS \\ - 只刷新。隐藏刷新即可
同时维持有效的数据在德输出引脚进行。这
由中科院控股\\在V完成
IL
在读取操作之后
和循环的RAS \\指定预充电期间之后，类似
到RAS \\ - 只刷新周期。外部地址将被忽略
在隐藏的更新周期。
CAS \\ -before - RAS \\ （ CBR）和隐藏刷新
CBR刷新是通过将CAS \\低早于利用
RAS \\ （见参数t
企业社会责任
），并保持RAS \\下降后低
（参见参数t
企业社会责任
） 。对于连续的CBR刷新周期，
CAS \\能保持较低水平，而骑自行车的RAS \\ 。外部
地址被忽略，并且产生刷新地址
在内部。在CBR刷新周期的输出保持在
高阻抗状态。
隐藏刷新可以在保持有效来执行
在输出引脚上的数据。 Thsi是通过举办CAS \\完成
后为VIL读操作。 RAS \\是后循环
指定的读周期参数得到满足。隐藏刷新即可
也可以使用在一起选择与早期的写周期。 CAS \\是
保持在VIL而RAS \\循环时，一旦所有的指定
早期写的参数都满足。外部产生
地址必须用于指定被访问的位置
在一个隐藏刷新操作的初始RAS \\周期。
随后的RAS \\周期（更新周期）使用内部可
生成的地址和外部地址被忽略。
上电
为了实现正确的设备操作中，初始暂停
200μS后跟最少八个初始化周期是
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
2
DRAM
奥斯汀半导体公司
（续）
SMJ44400
上电（续）
全Vcc电平达到要求后。这八个初始
化周期需要包括至少一个刷新性（RAS \\ - 只
或CBR ）周期。
测试模式
行业标准的测试设计（ DFT ）模式
在SMJ44400中。用W \\低（ WCBR ）一个CBR
周期用于进入测试模式。在测试模式中，数据是
写入和从八个部分的阵列的读
平行。所有的数据被写入到通过DQ1的阵列。数据
是comparted在阅读，如果所有位都是平等的，所有的DQ引脚
高。如果任何一个位是不同的，所有的DQ管脚变为低电平。
读取任意组合，写，读，写或页面模式
在测试模式下使用。测试模式功能可以减少测试
次通过使1M ×4位的DRAM进行测试，就好像它
是一个512K的DRAM ，其中列地址0未使用。一
RAS \\ - 只或CBR刷新周期是用来退出DFT模式。
逻辑符号
1
内存1024K ×4
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
6
7
8
9
11
12
13
14
15
5
20D10/21D0
A
0
1 048 575
RAS \\
4
20D19/21D9
C20[Row]
G23 / [刷新行]
24 [关机]
C21[Column]
G24
CAS \\
17
＆放大器;
23C22
24,25EN
3
W\
16
OE \\
23,21D
G25
DQ1
1
2
DQ2
18
DQ3
19
DQ4
A， 22D
26
A， Z26
1.这个符号是按照ANSI / IEEE标准。 91-1984和IEC出版617-12 。所示的引脚都为JD包。
SMJ44400
2.0版本10/01
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
3
DRAM
奥斯汀半导体公司
功能框图
RAS \\
CAS \\
W\
OE \\
Timeing与控制
SMJ44400
A0
A1
COLUMN
地址
缓冲器
A9
2
8
列解码
感测放大器
128K阵列
128K阵列
R
128K阵列
128K阵列
O
W
D
E
C
O
D
E
R
128K阵列
10
128K阵列
16
16
16
ROW
地址
缓冲器
16
I / O
缓冲器
4 16
选择
数据
In
注册。
4
数据
OUT
注册。
4
10
2
绝对最大额定值*
在VCC电源相对于Vss ...............- 1V至7.0V +电压
任何引脚相对于Vss .........- 1V至7.0V +电压范围
短路输出电流（每个I / O） ... ....................... 50毫安
功耗................................................ ................. 1W
存储温度范围..........................- 65 ° C至+ 150°C
工作温度范围......................- 55 ° C至+ 125°C
*强调大于"Absolute下所列
最大Ratings"可能会导致永久性损坏
装置。这是一个额定值只和功能的操作
化器件在这些或以上的任何其他条件
在本规范的操作部的指示
化，是不是暗示。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
**结温取决于封装类型，
周期时间，装载，环境温度和空气流。
推荐工作条件
符号
描述
民
4.5
2.4
-1
-55
125
1
喃
5
最大
5.5
6.5
0.8
单位
V
V
V
°C
°C
V
CC
电源电压
V
IH
高电平输入电压
V
IL
低电平输入电压
T
A
T
C
最小工作温度
最大工作温度
1.代数约定，其中，更负（少正）限制被指定为最小，仅用于逻辑电压电平。
SMJ44400
2.0版本10/01
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
4
DRAM
奥斯汀半导体公司
符号
V
OH
参数
高电平输出电压
测试条件
I
OH
= -5mA
I
OL
= 4.2毫安
V
CC
= 5.5V, V
I
= 0V至6.5V ，所有
其他引脚= 0V至V
CC
V
CC
= 5.5V, V
O
= 0V至V
CC,
CAS \\高
V
CC
= 5.5V ，最小周期
经过1存储周期，
RAS \\和CAS \\高，
V
IH
= 2.4V
V
CC
= 5.5V ，最小周期，
RAS \\骑自行车，
CAS \\高（ RAS只\\） ，
RAS \\低CAS \\低后（ CBR ）
V
CC
= 5.5V ，T
PC
=最小，
RAS \\低， CAS \\自行车
SMJ44400
电气特性和推荐工作条件
(-55
o
C<T
A
<125
o
C或-40
o
C至+ 85
o
℃; VCC = 5V + 10 ％ ）
-8
-10
-12
最小值最大值最小值最大值最小值最大值单位
2.4
2.4
2.4
V
0.4
±10
±10
85
4
0.4
±10
±10
80
4
0.4
±10
±10
70
4
V
A
A
mA
mA
V
OL
低电平输出电压
I
I
I
O
输入电流（泄漏）
输出电流（泄漏）
I
CC1
阅读 - 或写周期电流
1
I
CC2
待机电流
I
CC3
平均刷新电流
1
（ RAS只\\ ，或CBR \\ ）
85
75
65
mA
I
CC4
平均电流页面
2
50
40
35
mA
电容（ F = 1MHz的）
3
符号
C
I（A ）
C
I（ RC ）
C
I（ W）的
C
O
参数
输入电容，输入地址
输入电容，输入频闪
输入电容，写使能输入
输出电容
最大
7
10
10
10
单位
pF
pF
pF
pF
开关特性
(-55
o
C<T
A
<125
o
C或-40
o
C至+ 85
o
℃; VCC = 5V + 10 ％ ）
符号
t
AA
t
CAC
t
注册会计师
t
RAC
t
OEA
t
关闭
t
OEZ
参数
从列地址访问时间
从CAS访问时间\\低
从列预充电时间访问
从RAS访问时间\\低
从OE访问时间\\低
CAS \\高后输出禁止时间
OE \\高后输出禁止TIEM
4
4
-8
最大
40
20
45
80
20
20
20
-10
最大
45
25
50
100
25
25
25
-12
最大
55
30
55
120
30
30
30
单位
ns
ns
ns
ns
ns
ns
ns
注意事项：
1.衡量一个最大的地址变化，而RAS \\ = V的
IL
.
2.衡量一个最大的地址变化，而CAS \\ = V的
IH
.
3. V
CC
= 5V ±0.5V和被测引脚上的偏压为0V。电容仅在最初的设计和任何重大变更后采样。
4. t
关闭
和T
OEZ
当输出不再驱动指定。的输出通过使任一OE \\或CAS \\高禁用。
SMJ44400
2.0版本10/01
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
5
DRAM
奥斯汀半导体公司
1M ×4的DRAM
动态随机存取
内存
作为军事
特定网络阳离子
SMD 5962-90847
MIL -STD- 883
SMJ44400
引脚分配
（ TOP VIEW ）
20引脚DIP （ JD ）
20引脚扁平封装（ HR）
（ 400 MIL ）
DQ1
DQ2
W\
RAS \\
A9
A0
A1
A2
A3
VCC
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VSS
DQ4
DQ3
CAS \\
OE \\
A8
A7
A6
A5
A4
特点
组织1,048,576 ×4
单+ 5V ± 10 ％电源
更快的内存访问增强的分页模式操作
P
更高的数据带宽比传统的分页模式
零件
P
与一列一列中的随机单位访问
地址
CAS \\ -Before - RAS \\ （ CBR ）刷新
长刷新周期：在16ms的1024周期刷新（最大）
三态输出虚掩
低功耗
所有输入/输出和时钟是TTL兼容
加工，以MIL -STD - 883 ，B类可
引脚名称
A0 - A9
CAS \\
DQ1 - DQ4
OE \\
RAS \\
W\
VCC
VSS
功能
地址输入
列地址选通
数据输入/输出
OUTPUT ENABLE
行地址选通
写使能
5V电源
地
选项
时机
80ns的访问
100ns的访问
120ns的访问
包（ S）
陶瓷DIP （ 400mils ）
陶瓷扁平
记号
-80
-10
-12
该SMJ44400提供了400万， 20引脚陶瓷
侧钎焊双列直插式封装（JD后缀）和一个20针
陶瓷扁平封装（后缀为HR ）为特征的
经营范围从-55 ° C至+ 125°C 。
手术
JD
HR
第113号
308号
增强的页面模式
增强的分页模式操作允许更快的内存
同时选择通过保持相同的行地址的访问
随机列地址。时间为行地址设置
并保持和地址复用被淘汰。最大
可以访问由所确定的列数
最高RAS \\低的时间和使用的CAS \\网页周期时间。
最小CAS \\网页周期时间，所有1024列
由指定的列地址A0到A9可以访问
不干预RAS \\周期。
不同于传统的页面模式的DRAM中，柱分离
地址缓冲器在该装置中都对活化
工作温度范围
M
军事（ -55
o
C至+ 125
o
C)
概述
该SMJ44400是一系列4194304位动态随机
DOM -存取存储器（DRAM ） ，组织为1,048,576
也就是说每4位。该系列产品采用先进设备，最先进的
技术对高性能，高可靠性和低功耗
操作。
该SMJ44400功能的最大行存取时间
80ns的，为100ns和120ns的。最大功耗为为
低360MW运行和待机22MW 。
所有输入和输出，包括时钟，是兼容
与54系列的TTL 。所有addressses和数据输入线被锁存
芯片上，简化了系统设计。数据输出是虚掩到
提高了系统的灵活性。
SMJ44400
2.0版本10/01
欲了解更多产品信息
请访问我们的网站：
www.austinsemiconductor.com
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
1
DRAM
奥斯汀半导体公司
（续）
SMJ44400
增强PAGA模式（续）
坠落的RAS \\边缘。缓冲区作为透明或液流 -
通过锁存器，而CAS \\高。中科院\\下降沿
锁存的列地址。此功能允许
SMJ44400以更高的数据带宽进行操作，然后conven-
tional页面模式部分中，由于数据的检索，尽快开始
列地址是有效的，而不是当CAS \\变低。这
性能改进被称为增强的页面
模式。有效的列地址可以立即呈现
之后，行地址保持时间已经满足，通常是良好的
提前的最大（存取时间从列地址）
已经满足了。在事件的那个列地址
下一个周期是有效的，在该时间CAS \\变高，存取时间
在接下来的周期是由后面的发生来确定
t
CAC
或T
注册会计师
（访问时间表格上升中科院边缘\\ ） 。
地址（ A0 -A9 ）
20位地址位的解码需要1 1048576的
存储单元的位置。十行地址位设置上
输入端A0至A9和锁存到由RAS \\芯片。该
10列地址位通过A9设置引脚A0和
锁存到中科院\\芯片。所有的地址必须是稳定的
上或RAS \\和CAS \\下降沿之前。 RAS \\是
类似于芯片使能，它通过激活感
放大器以及列解码器。 CAS \\用作芯片
选择，激活输出缓冲器以及锁存
地址位进入列地址缓冲器。
写使能（W \\ ）
读或写模式到W \\地选择。逻辑
高在W \\输入选择读模式和逻辑低
选择写入模式。写使能终端可以是
从标准的TTL电路驱动没有一个上拉电阻。
当选择了阅读模式的数据输入被禁用。
当W \\进入前低CAS \\ （早期写） ，数据输出
reamins在高阻抗状态，在整个周期
允许独立的OE \\状态的写操作。
这使得早期的写操作与OE \\完成
接地。
数据输入/输出（ DQ1 - DQ4 ）
高阻抗输出缓冲器可直接TTL
（无需上拉电阻器）兼容的扇出
2系列54 TTL负载。数据输出是相同极性的数据
英寸的输出是在高阻抗（浮动）的状态，直到
CAS \\和OE \\降为卑。在一个读周期中输出
生效后，所有的访问次数达到满意程度。输出
仍然有效，而CAS \\和OE \\低。 CAS \\或OE \\会
它的高回报高阻抗状态。
SMJ44400
2.0版本10/01
输出使能（ OE \\ ）
OE \\控制所述输出缓冲器的阻抗。当
OE \\为高时，缓冲器保持在高阻抗状态。
在一个正常的周期将OE \\低激活输出
缓冲器，将它们在低阻抗状态。这是
有必要为RAS \\和CAS \\被拉低了
输出缓冲器进入低阻抗状态。一旦
低ompedance状态下，它们保持在低阻抗
状态，直到OE \\或CAS \\拉高。
刷新
刷新操作，必须至少每执行
16ms的保留数据。这可以通过选通每个来实现
1024行（ A0 - A9 ） 。一个正常的读或写周期
刷新所有的位中选择的各行中。一个RAS \\ - 只
操作可以用来通过保持CAS \\在高电平（无效）
水平，节省功率作为输出缓冲器保持在
高阻抗状态。外部生成的地址必须
被用于一个RAS \\ - 只刷新。隐藏刷新即可
同时维持有效的数据在德输出引脚进行。这
由中科院控股\\在V完成
IL
在读取操作之后
和循环的RAS \\指定预充电期间之后，类似
到RAS \\ - 只刷新周期。外部地址将被忽略
在隐藏的更新周期。
CAS \\ -before - RAS \\ （ CBR）和隐藏刷新
CBR刷新是通过将CAS \\低早于利用
RAS \\ （见参数t
企业社会责任
），并保持RAS \\下降后低
（参见参数t
企业社会责任
） 。对于连续的CBR刷新周期，
CAS \\能保持较低水平，而骑自行车的RAS \\ 。外部
地址被忽略，并且产生刷新地址
在内部。在CBR刷新周期的输出保持在
高阻抗状态。
隐藏刷新可以在保持有效来执行
在输出引脚上的数据。 Thsi是通过举办CAS \\完成
后为VIL读操作。 RAS \\是后循环
指定的读周期参数得到满足。隐藏刷新即可
也可以使用在一起选择与早期的写周期。 CAS \\是
保持在VIL而RAS \\循环时，一旦所有的指定
早期写的参数都满足。外部产生
地址必须用于指定被访问的位置
在一个隐藏刷新操作的初始RAS \\周期。
随后的RAS \\周期（更新周期）使用内部可
生成的地址和外部地址被忽略。
上电
为了实现正确的设备操作中，初始暂停
200μS后跟最少八个初始化周期是
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
2
DRAM
奥斯汀半导体公司
（续）
SMJ44400
上电（续）
全Vcc电平达到要求后。这八个初始
化周期需要包括至少一个刷新性（RAS \\ - 只
或CBR ）周期。
测试模式
行业标准的测试设计（ DFT ）模式
在SMJ44400中。用W \\低（ WCBR ）一个CBR
周期用于进入测试模式。在测试模式中，数据是
写入和从八个部分的阵列的读
平行。所有的数据被写入到通过DQ1的阵列。数据
是comparted在阅读，如果所有位都是平等的，所有的DQ引脚
高。如果任何一个位是不同的，所有的DQ管脚变为低电平。
读取任意组合，写，读，写或页面模式
在测试模式下使用。测试模式功能可以减少测试
次通过使1M ×4位的DRAM进行测试，就好像它
是一个512K的DRAM ，其中列地址0未使用。一
RAS \\ - 只或CBR刷新周期是用来退出DFT模式。
逻辑符号
1
内存1024K ×4
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
6
7
8
9
11
12
13
14
15
5
20D10/21D0
A
0
1 048 575
RAS \\
4
20D19/21D9
C20[Row]
G23 / [刷新行]
24 [关机]
C21[Column]
G24
CAS \\
17
＆放大器;
23C22
24,25EN
3
W\
16
OE \\
23,21D
G25
DQ1
1
2
DQ2
18
DQ3
19
DQ4
A， 22D
26
A， Z26
1.这个符号是按照ANSI / IEEE标准。 91-1984和IEC出版617-12 。所示的引脚都为JD包。
SMJ44400
2.0版本10/01
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
3
DRAM
奥斯汀半导体公司
功能框图
RAS \\
CAS \\
W\
OE \\
Timeing与控制
SMJ44400
A0
A1
COLUMN
地址
缓冲器
A9
2
8
列解码
感测放大器
128K阵列
128K阵列
R
128K阵列
128K阵列
O
W
D
E
C
O
D
E
R
128K阵列
10
128K阵列
16
16
16
ROW
地址
缓冲器
16
I / O
缓冲器
4 16
选择
数据
In
注册。
4
数据
OUT
注册。
4
10
2
绝对最大额定值*
在VCC电源相对于Vss ...............- 1V至7.0V +电压
任何引脚相对于Vss .........- 1V至7.0V +电压范围
短路输出电流（每个I / O） ... ....................... 50毫安
功耗................................................ ................. 1W
存储温度范围..........................- 65 ° C至+ 150°C
工作温度范围......................- 55 ° C至+ 125°C
*强调大于"Absolute下所列
最大Ratings"可能会导致永久性损坏
装置。这是一个额定值只和功能的操作
化器件在这些或以上的任何其他条件
在本规范的操作部的指示
化，是不是暗示。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
**结温取决于封装类型，
周期时间，装载，环境温度和空气流。
推荐工作条件
符号
描述
民
4.5
2.4
-1
-55
125
1
喃
5
最大
5.5
6.5
0.8
单位
V
V
V
°C
°C
V
CC
电源电压
V
IH
高电平输入电压
V
IL
低电平输入电压
T
A
T
C
最小工作温度
最大工作温度
1.代数约定，其中，更负（少正）限制被指定为最小，仅用于逻辑电压电平。
SMJ44400
2.0版本10/01
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
4
DRAM
奥斯汀半导体公司
符号
V
OH
参数
高电平输出电压
测试条件
I
OH
= -5mA
I
OL
= 4.2毫安
V
CC
= 5.5V, V
I
= 0V至6.5V ，所有
其他引脚= 0V至V
CC
V
CC
= 5.5V, V
O
= 0V至V
CC,
CAS \\高
V
CC
= 5.5V ，最小周期
经过1存储周期，
RAS \\和CAS \\高，
V
IH
= 2.4V
V
CC
= 5.5V ，最小周期，
RAS \\骑自行车，
CAS \\高（ RAS只\\） ，
RAS \\低CAS \\低后（ CBR ）
V
CC
= 5.5V ，T
PC
=最小，
RAS \\低， CAS \\自行车
SMJ44400
电气特性和推荐工作条件
(-55
o
C<T
A
<125
o
C或-40
o
C至+ 85
o
℃; VCC = 5V + 10 ％ ）
-8
-10
-12
最小值最大值最小值最大值最小值最大值单位
2.4
2.4
2.4
V
0.4
±10
±10
85
4
0.4
±10
±10
80
4
0.4
±10
±10
70
4
V
A
A
mA
mA
V
OL
低电平输出电压
I
I
I
O
输入电流（泄漏）
输出电流（泄漏）
I
CC1
阅读 - 或写周期电流
1
I
CC2
待机电流
I
CC3
平均刷新电流
1
（ RAS只\\ ，或CBR \\ ）
85
75
65
mA
I
CC4
平均电流页面
2
50
40
35
mA
电容（ F = 1MHz的）
3
符号
C
I（A ）
C
I（ RC ）
C
I（ W）的
C
O
参数
输入电容，输入地址
输入电容，输入频闪
输入电容，写使能输入
输出电容
最大
7
10
10
10
单位
pF
pF
pF
pF
开关特性
(-55
o
C<T
A
<125
o
C或-40
o
C至+ 85
o
℃; VCC = 5V + 10 ％ ）
符号
t
AA
t
CAC
t
注册会计师
t
RAC
t
OEA
t
关闭
t
OEZ
参数
从列地址访问时间
从CAS访问时间\\低
从列预充电时间访问
从RAS访问时间\\低
从OE访问时间\\低
CAS \\高后输出禁止时间
OE \\高后输出禁止TIEM
4
4
-8
最大
40
20
45
80
20
20
20
-10
最大
45
25
50
100
25
25
25
-12
最大
55
30
55
120
30
30
30
单位
ns
ns
ns
ns
ns
ns
ns
注意事项：
1.衡量一个最大的地址变化，而RAS \\ = V的
IL
.
2.衡量一个最大的地址变化，而CAS \\ = V的
IH
.
3. V
CC
= 5V ±0.5V和被测引脚上的偏压为0V。电容仅在最初的设计和任何重大变更后采样。
4. t
关闭
和T
OEZ
当输出不再驱动指定。的输出通过使任一OE \\或CAS \\高禁用。
SMJ44400
2.0版本10/01
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
5
QQ：2881677436 复制
