【SMJ320C40 ， TMP320C40数字信号处理器SGUS017H - 1993年10月 - 】,IC型号SMJ320C40GFM40,SMJ320C40GFM40 PDF资料,SMJ320C40GFM40经销商,ic,电子元器件-51电子网

SMJ320C40 ， TMP320C40

数字信号处理器

SGUS017H - 1993年10月 - 修订2001年10月

SMJ ： QML处理符合MIL -PRF- 38535

SM ：标准处理

TMP ：商业级处理TAB

工作温度范围：

- 军事（M ） -55 ° C至125°C

- 特殊（ S） -55°C至100℃

- 商业（ C） -25 ° C至85°C

- 商业（ L） 0 ° C至70℃

最高性能浮点数字

信号处理器（ DSP）的

C40-60:

33 - ns指令周期时间：

60 MFLOPS ， 30 MIPS ， 330 MOPS ，

384 MBps的

C40-50:

40 - ns指令周期时间：

50 MFLOPS ， 25 MIPS ， 275 MOPS ，

320 MBps的

C40-40:

50 - ns指令周期时间：

40 MFLOPS ， 20 MIPS ， 220 MOPS ，

256 MBps的

六个通讯端口

6通道直接存储器存取（ DMA ）

协处理器

单周期转换，并从

IEEE- 745浮点格式

单周期1 / X ， 1 / X

源代码的兼容SMJ320C30

验证阿达编译

单周期40位浮点，

32位整数乘法器

12 40位寄存器， 8个辅助寄存器，

14控制寄存器和2个定时器

IEEE标准1149.1

测试访问端口

（JTAG）

两个相同的外部数据和地址

公共汽车支持共享内存系统

和高数据速率，单周期

传输：

- 100兆字节/秒的端口数据传输速率

（每个总线）

- 16G字节的连续

程序/数据/外设地址空间

- 内存访问请求进行快速，

智能总线仲裁

- 独立的地址 - ，数据 - ，和

控制使能引脚

- 四组内存控制信号

支持不同速度的回忆

五金

包装：

- 325引脚陶瓷栅格阵列（ GF后缀）

- 352引脚陶瓷四方扁平封装

（ HFH后缀）

- 324 - 垫符合JEDEC标准的TAB框架

制造使用增强性能

通过植入CMOS （ EPIC ）技术

德州仪器（ TI ）

独立的内部程序，数据和DMA

协处理器总线，可支持海量

并行输入/输出程序（ I / O）

和数据吞吐量，最大化

持续的中央处理单元（ CPU ）

性能

片上程序缓存和

双通道/单周期的RAM

增加的内存访问性能

- 512字节指令缓存

- 单周期双接入8K字节

程序或数据RAM

- 基于ROM的Bootloader的载体

程序启动时将使用8位，16位或32位

回忆过去的任何一个

通信端口

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

IEEE标准1149.1 - 1990年， IEEE标准测试，访问端口和边界扫描结构。

EPIC和TI是德州仪器的商标。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

关于产品符合MIL PRF 38535 ，所有参数进行测试

除非另有说明。在所有其他产品，生产

加工不一定包括所有参数进行测试。

版权

2001年，德州仪器

邮政信箱1443

休斯敦，得克萨斯州77251-1443

SMJ320C40 ， TMP320C40

数字信号处理器

SGUS017H - 1993年10月 - 修订2001年10月

引脚配置

352 - LEAD仁人家园四方扁平封装

（ TOP VIEW ）

352

265

8 10 12 14 16 18 20 22 24 26 28 30 32 34

9 11 13 15 17 19 21 23 25 27 29 31 33 35

325 -PIN GF栅阵列封装

（ BOTTOM VIEW ）

264

177

针A1

176

TAB 325 - LEAD OLB / ILB

带自动键合（TAB）封装

（ TOP VIEW ）

见的引脚分配表和信号说明表位置的所有引脚和说明。

邮政信箱1443

休斯敦，得克萨斯州77251-1443

SMJ320C40 ， TMP320C40

数字信号处理器

SGUS017H - 1993年10月 - 修订2001年10月

描述

的C40数字信号处理器（DSP）是在0.72微米制造32位，浮点处理器，

双级金属的CMOS工艺。该320C40是来自德克萨斯州的第四代DSP的一部分

仪器，并且主要用于并行处理而设计的。

有关更多信息，设计用于低温操作时，请参阅德州仪器

应用报告

320C3x ， 320C4x和320MCM42x电灵敏度，在寒冷的温度，

文学

数SGUA001 。

手术

该320C40有六片上通信处理器到处理器的通信，无需外部端口

硬件和简单的通信软件。这允许连接到其他C4X处理器没有

外部胶合逻辑。通信端口删除输入/输出瓶颈，以及独立的智能

DMA协处理器能够处理的CPU的输入/输出的负担。

中央处理单元

的320C40 CPU被配置为高速内部并行的最高持续性能。该

CPU的主要特点是：

八操作/循环：

三十二分之四十〇位浮点/整数乘法

三十二分之四十〇位浮点/整数算术逻辑单元（ ALU ）操作

两个数据访问

两个地址寄存器更新

IEEE浮点数转换

除法和平方根支持

C3X汇编语言的兼容性

字节和半字访问

DMA协处理器

在DMA协处理器允许并发I / O和CPU处理的最高持续CPU性能。

在DMA处理器的主要特点是：

链接指针，允许DMA通道，无需CPU干预autoinitialize

CPU并行操作和DMA传输

支持存储器到存储器的数据传送六个DMA通道

分裂模式操作加倍可用DMA通道12的数据传送时向和从

通信端口是必需的。

通信端口

的C40是第一DSP的带片上处理器到处理器的通信，没有通信端口

外部硬件和简单的通讯软件。通信端口的功能有：

直接间通信和处理器的I / O

六个通讯端口直接间通信处理器和I / O

高速多处理器接口的各通信端口上20M字节/ s的双向接口

邮政信箱1443

休斯敦，得克萨斯州77251-1443

SMJ320C40 ， TMP320C40

数字信号处理器

SGUS017H - 1993年10月 - 修订2001年10月

通信端口

（续）

独立的8字深的输入和输出FIFO缓冲器的处理器到处理器的通信和I / O

自动仲裁和握手直接处理器到处理器的连接

通信端口的软件复位（ C40芯片版本

≥

5.0)

输入和输出FIFO的电平的通信端口可以通过写入被刷新的至少两个背到背

如在表1中，此功能中指定的值给它的通信端口的软件复位地址不存在于

C40芯片版本< 5.0 。该软件复位刷新FIFO中的任何字或字节已经存在，但它确实

不影响通信端口的状态。图1示出的例子

通信端口的软件复位。

表1.通信端口软件复位地址

0x0100043

0x0100053

0x0100063

0x0100073

0x0100083

0x0100093

; -;

; RESET1 ：同花顺的FIFO数据通信端口1 ;

; -;

RESET1推

AR0

;保存寄存器

推

;

推

;

LDHI

010h,AR0

;设置AR0到COM 1的基址

050h,AR0

;

冲洗： RPT的

;用背到后端平齐写FIFO数据

的STi

R 0， * + AR0 （ 3）;

RPTS

;等待

NOP

;

LDI

* + AR0 （0）中，R 0 ;检查来自其他端口的新数据

和

01FE0h,R0

;

BNZ

FL USH

;

POP

;恢复寄存器

POP

;

POP

AR0

;

RETS

;回报

通讯端口，软件复位图1.示例

邮政信箱1443

休斯敦，得克萨斯州77251-1443

SMJ320C40 ， TMP320C40

数字信号处理器

SGUS017H - 1993年10月 - 修订2001年10月

NMI与总线补助功能（ C40芯片版本

≥

5.0)

该320C40器件具有软件配置功能，强制内部外设总线准备好时

NMI信号被断言。此功能是不存在的C40芯片版本< 5.0 。在NMI总线补助功能

当状态寄存器（ST）的比特19-18被设置为10b被使能。当启用时，外围总线补助

信号上的NMI的下降沿产生的。当NMI被置位，该功能未启用时，CPU

摊位上访问外设总线，如果还没有准备好。写FIFO已满时，会出现失速条件或

读FIFO为空。配合使用时，此功能是在纠正通信端口错误有用

与作为通信端口的软件复位特征。

IDLE2时钟停止掉电模式（ C40芯片版本

≥

5.0)

该320C40有一个时钟停止模式或掉电模式（ IDLE2 ）实现极低的功耗

消费。当执行IDLE2指令，时钟暂停与H1被高举。要退出

IDLE2 ，断言的IIOF3 - IIOF0引脚配置为外部中断，而不是通用I / O之一。

展示了如何生成IDLE2操作码的宏是在图2在这个掉电模式：

没有执行指令

的CPU ，外设和内存保留其原来的状态。

外部总线输出处于空闲状态。地址线保持在其以前的状态，所述数据线是在

高阻抗状态，并输出控制信号是不活动的。

; --;

; IDLE2 ：宏产生IDLE2码

;

; -;

IDLE2

.macro伪

.word

06000001h

.ENDM

软件子程序图2.示例使用IDLE2

当五个外部中断（ NMI和IIOF3 - IIOF0 ）中的一个被置为低电平至少四IDLE2退出

输入时钟（ 2 H1周期）。时钟则两个输入时钟（ 1 H1周期）的延迟后开始。时钟

可以在相反的相位启动;也就是说， H1可高时， H3较高的时钟被停止之前。

但是， H1和H3的时钟保持180 °的相位差彼此。

在IDLE2操作，外部中断可如果是之前启用识别和维护由CPU

进入IDLE2并声称至少有两个H1周期。对于处理器识别仅一个中断，该

中断引脚必须被配置为边沿触发方式或电平触发模式下断言少于三个周期。

任何外部中断引脚可以唤醒从IDLE2的设备，但在CPU要认识到中断时，它必须

也被启用。如果一个中断被识别并通过CPU执行时，该指令之后的IDLE2

指令未执行，直到执行返回操作码之后。

当设备处于仿真模式时，CPU执行一个IDLE2指令，好像它是一个IDLE指令。

时钟继续运行仿真器的正确操作。

邮政信箱1443

休斯敦，得克萨斯州77251-1443