SLGSSTVF16859H/V
DDR 13至26位寄存缓冲器
应用范围：
PC1600 / 2100 /三千二百分之二千七DDR内存模块
1 ： 2输出堆叠DDR DIMM内存
SSTL_2兼容的数据寄存器
产品特点：
兼容JEDEC标准SSTV16859
差分时钟输入
SSTL_2数据输入信号
支持SSTL_2 I级输出规格
输出电路，最大限度地减少SSO的作用
和未终止线
RESET引脚 LVCMOS输入电平
2.3V - 2.7V操作PC1600 / 2700分之2100
2.5V - 2.7V操作PC3200
最大时钟频率> 210MHz时钟频率
引脚配置
Q13A
Q12A
Q11A
Q10A
Q9A
VDDQ
GND
Q8A
Q7A
Q6A
Q5A
Q4A
Q3A
Q2A
GND
Q1A
Q13B
VDDQ
Q12B
Q11B
Q10B
Q9B
Q8B
Q7B
Q6B
GND
VDDQ
Q5B
Q4B
Q3B
Q2B
Q1B
框图
CLK 48
CLK 49
RESET 51
D1
35
VREF 45
.
.
..
R
CLK
D1
16
.
32
Q1A
Q1B
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
VDDQ
GND
D13
D12
VDD
VDDQ
GND
D11
D10
D9
GND
D8
D7
RESET
GND
CLK
CLK
VDDQ
VDD
VREF
D6
GND
D5
D4
D3
GND
VDDQ
VDD
D2
D1
GND
VDDQ
TO 12其他渠道
64引脚TSSOP
6.1毫米身体， 0.50毫米间距
SLGSSTVF16859H
真值表
输入
RESET
L
H
H
H
CLK
CLK
D
X或
X或
X或
浮浮浮
H
L
L或H L或H
X
Q输出
Q
L
H
L
Q
0(2)
注意事项：
1. H =高信号电平
L =低信号电平
=转变为低到高
=从高至低
X =无关
2.输出电平之前表示稳定状态
输入条件成立。
Silego科技有限公司
(408) 327-8800
1
初步
资料如有变更。
2003年5月28日
SLGSSTVF16859H/V
概述
14位SLGSSTVF16859是专为2.3V至2.7V VDD工作范围内的注册缓冲。输入是
SSTL_2水平，除了LVCMOS的复位输入。
从D-数据传输至Q由差分时钟（CLK / CLK）和一个控制信号（RESET）的控制。该
CLK （与CLK下降渡）的上升沿用于注册数据。
复位， LVCMOS异步信号，拟用于在上电时的时间。 RESET必须在举行
上电时的逻辑“低”的水平。这确保定义的输出稳定的CLK / CLK提供之前。
该SLGSSTVF16859支持低功耗待机操作。 RESET引脚设置为逻辑“低”禁用（ CLK /
CLK ）接收器，并且允许浮动的投入到所有其它接收机，以及（D ，V
REF
， CLK / CLK ） 。另外，所有接口
纳尔寄存器被复位，输出（Q ）被设定为“低” 。 RESET输入引脚必须始终被驱动到一个有效的逻辑状态
“高”或“低” 。
SLGSSTVF16859H引脚说明：
引脚数
1,17,2,19,3,20,4,
21,5,22,8,23,9,24,
10,25,11,28,12,
29,13,30,14,31,
16,32
7,15,26,34,39,
43,50,58,63
6,18,27,33,38,
47,59,64
62,61,57,56,55,
53,52,44,42,41,
40,36,35
48
49
37, 46
51
45
引脚名称
QA / B （ 13 ： 1 ）
TYPE
产量
Q输出
描述
GND
VDDQ
动力
动力
地
输出电源电压
D (13:1)
CLK
CLK
VDD
RESET
VREF
输入
输入
输入
动力
输入
输入
D-输入
正面的时钟输入
负时钟输入
核心供电电压
RESET （低电平有效）
输入参考电压
Silego科技有限公司
(408) 327-8800
3
初步
资料如有变更。
2003年5月28日
SLGSSTVF16859H/V
绝对最大额定值
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65
o
C至+150
o
C
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .. 。 。 。 。 。 。 。 。 - 0.5至3.6V
输入电压
1,2
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5 V
DD
+ 0.5
输出电压
1,2
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5到V
DDQ
+0.5
输入钳位电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 .. 。 。 。 。 。 - 50毫安
输出钳位电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 50毫安
连续输出电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 50毫安
V
DD
, V
DDQ
或接地电流/针。 。 。 .. 。 。 。 。 。 100毫安
TSSOP （H ）封装的热阻抗
3
. . . . 55
o
C / W
VLLD2 （ V）封装的热阻抗
4
. . . .22
o
C / W
注意事项：
1.输入和输出负电压的评分
如果输入和输出钳位可以exceded
电流限制范围内。
2.仅限于3.6V最大。
3.封装的热阻抗的计算
根据JESD 51-7
4.封装的热阻抗的计算
根据JESD 51-5 。
超出上述上市
绝对最大额定值
可能会导致该设备造成永久性损坏。这些
额定值仅应力的规格和装置的这些功能操作或上述其他条件
在技术规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值CON-
ditions长时间可能会影响产品的可靠性。
推荐工作条件：
参数
V
DD
V
DDQ
V
DDQ
V
REF
V
REF
V
TT
V
I
V
IH（ DC）的
V
IH （AC）的
V
IL （ DC ）
V
白细胞介素（AC）的
V
IH
V
IL
V
ICR
V
ID
V
IX
I
OH
I
OL
T
A
描述
电源电压
输出电源电压
为PC1600 /二千七百分之二千一
输出电源电压为PC3200
参考电压
为PC1600 /二千七百分之二千一
参考电压为PC3200
终止电压
输入电压
DC输入高电压
交流输入高电压
数据
输入
DC输入低电压
AC输入低电压
输入高电压电平
RESET
输入低电平
共模输入范围
CLK ，
CLK
差分输入电压
交叉点电压差分时钟
对
高电平输出电流
低电平输出电流
工作自由空气的温度
民
V
DDQ
2.3
2.5
1.15
1.25
V
REF
- 0.04
0
V
REF
+ 0.15
V
REF
+ 0.31
2.6
1.25
1.3
V
REF
典型值
最大
2.7
2.7
2.7
1.35
1.35
V
REF
+ 0.04
V
DD
单位
V
REF
- 0.15
V
REF
- 0.31
1.7
0.97
0.36
( V
DD
/2) -
0.2
0.7
1.53
( V
DD
/2) +
0.2
-16
16
70
V
mA
o
C
0
Silego科技有限公司
(408) 327-8800
4
初步
资料如有变更。
2003年5月28日
SLGSSTVF16859H/V
SLGSSTVF16859H / V DC电气特性 - （对于PC1600 /二千七分之二千百）
T
A
= 0 - 70
o
℃; V
DD
= 2.5 +/-0.2V, V
DDQ
= 2.5 +/- 0.2V ; （除非另有说明）
SMBL
V
IK
V
OH
V
OL
I
I
I
DD
所有的输入
参数
条件
I
I
= -18mA
I
OH
= -100A
I
OH
= -8mA
I
OL
= 100A
I
OL
= 8毫安
V
I
= V
DD
或GND
待机（静态）， RESET = GND
工作（静态）V
I
= V
IH （AC）的
或V
白细胞介素（ AC）
RESET = V
DD
动态
操作
（仅时钟）
I
DDD
动态
操作
（每个数据
INPUT）
RESET = V
DD,
V
I
= V
IH （AC）的
或V
白细胞介素（ AC）
CLK & CLK开关
占空比为50％
RESET = V
DD,
V
I
= V
IH （AC）的
或V
白细胞介素（ AC）
CLK & CLK开关
占空比为50％ 。一个数据
在输入开关的一半
的时钟频率， 50％的
占空比
I
OH
= -20mA
I
OL
= 20mA下
I
O
= 20mA下，T
A
= 25
o
C
V
I
= V
REF
+ 310毫伏
V
ICR
=1.25V, V
我（PP）的
= 360mV
V
I
= V
DD
或GND
V
DDQ
2.3V
2.3V -2.7V V
DDQ
-
0.2
2.3V
1.95
2.3V -2.7V
2.3V
2.7V
2.7V
52
0.2
0.35
+5
10
A
A
mA
民
典型值
最大
-1.2
单位
V
75
I
O
= 0
2.5V
Α/
ΜΗz
15
Α/
时钟
兆赫/
数据
20
20
4
r
OH
r
OL
r
O（ D）
输出高
输出低
[r
OH
- r
OL
每个
单独的位
数据输入
CLK和CLK
RESET
2.3V-2.7V
2.3V-2.7V
2.5V
7
7
13.5
13
2.5
2.5V
2.5
2.5
3.5
3.5
3.5
pF
C
i
Silego科技有限公司
(408) 327-8800
5
初步
资料如有变更。
2003年5月28日
SLGSSTVF16859H/V
DDR 13至26位寄存缓冲器
应用范围：
PC1600 / 2100 /三千二百分之二千七DDR内存模块
1 ： 2输出堆叠DDR DIMM内存
SSTL_2兼容的数据寄存器
产品特点：
兼容JEDEC标准SSTV16859
差分时钟输入
SSTL_2数据输入信号
支持SSTL_2 I级输出规格
输出电路，最大限度地减少SSO的作用
和未终止线
RESET引脚 LVCMOS输入电平
2.3V - 2.7V操作PC1600 / 2700分之2100
2.5V - 2.7V操作PC3200
最大时钟频率> 210MHz时钟频率
引脚配置
Q13A
Q12A
Q11A
Q10A
Q9A
VDDQ
GND
Q8A
Q7A
Q6A
Q5A
Q4A
Q3A
Q2A
GND
Q1A
Q13B
VDDQ
Q12B
Q11B
Q10B
Q9B
Q8B
Q7B
Q6B
GND
VDDQ
Q5B
Q4B
Q3B
Q2B
Q1B
框图
CLK 48
CLK 49
RESET 51
D1
35
VREF 45
.
.
..
R
CLK
D1
16
.
32
Q1A
Q1B
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
VDDQ
GND
D13
D12
VDD
VDDQ
GND
D11
D10
D9
GND
D8
D7
RESET
GND
CLK
CLK
VDDQ
VDD
VREF
D6
GND
D5
D4
D3
GND
VDDQ
VDD
D2
D1
GND
VDDQ
TO 12其他渠道
64引脚TSSOP
6.1毫米身体， 0.50毫米间距
SLGSSTVF16859H
真值表
输入
RESET
L
H
H
H
CLK
CLK
D
X或
X或
X或
浮浮浮
H
L
L或H L或H
X
Q输出
Q
L
H
L
Q
0(2)
注意事项：
1. H =高信号电平
L =低信号电平
=转变为低到高
=从高至低
X =无关
2.输出电平之前表示稳定状态
输入条件成立。
Silego科技有限公司
(408) 327-8800
1
初步
资料如有变更。
2003年5月28日
SLGSSTVF16859H/V
概述
14位SLGSSTVF16859是专为2.3V至2.7V VDD工作范围内的注册缓冲。输入是
SSTL_2水平，除了LVCMOS的复位输入。
从D-数据传输至Q由差分时钟（CLK / CLK）和一个控制信号（RESET）的控制。该
CLK （与CLK下降渡）的上升沿用于注册数据。
复位， LVCMOS异步信号，拟用于在上电时的时间。 RESET必须在举行
上电时的逻辑“低”的水平。这确保定义的输出稳定的CLK / CLK提供之前。
该SLGSSTVF16859支持低功耗待机操作。 RESET引脚设置为逻辑“低”禁用（ CLK /
CLK ）接收器，并且允许浮动的投入到所有其它接收机，以及（D ，V
REF
， CLK / CLK ） 。另外，所有接口
纳尔寄存器被复位，输出（Q ）被设定为“低” 。 RESET输入引脚必须始终被驱动到一个有效的逻辑状态
“高”或“低” 。
SLGSSTVF16859H引脚说明：
引脚数
1,17,2,19,3,20,4,
21,5,22,8,23,9,24,
10,25,11,28,12,
29,13,30,14,31,
16,32
7,15,26,34,39,
43,50,58,63
6,18,27,33,38,
47,59,64
62,61,57,56,55,
53,52,44,42,41,
40,36,35
48
49
37, 46
51
45
引脚名称
QA / B （ 13 ： 1 ）
TYPE
产量
Q输出
描述
GND
VDDQ
动力
动力
地
输出电源电压
D (13:1)
CLK
CLK
VDD
RESET
VREF
输入
输入
输入
动力
输入
输入
D-输入
正面的时钟输入
负时钟输入
核心供电电压
RESET （低电平有效）
输入参考电压
Silego科技有限公司
(408) 327-8800
3
初步
资料如有变更。
2003年5月28日
SLGSSTVF16859H/V
绝对最大额定值
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65
o
C至+150
o
C
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .. 。 。 。 。 。 。 。 。 - 0.5至3.6V
输入电压
1,2
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5 V
DD
+ 0.5
输出电压
1,2
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5到V
DDQ
+0.5
输入钳位电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 .. 。 。 。 。 。 - 50毫安
输出钳位电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 50毫安
连续输出电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 50毫安
V
DD
, V
DDQ
或接地电流/针。 。 。 .. 。 。 。 。 。 100毫安
TSSOP （H ）封装的热阻抗
3
. . . . 55
o
C / W
VLLD2 （ V）封装的热阻抗
4
. . . .22
o
C / W
注意事项：
1.输入和输出负电压的评分
如果输入和输出钳位可以exceded
电流限制范围内。
2.仅限于3.6V最大。
3.封装的热阻抗的计算
根据JESD 51-7
4.封装的热阻抗的计算
根据JESD 51-5 。
超出上述上市
绝对最大额定值
可能会导致该设备造成永久性损坏。这些
额定值仅应力的规格和装置的这些功能操作或上述其他条件
在技术规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值CON-
ditions长时间可能会影响产品的可靠性。
推荐工作条件：
参数
V
DD
V
DDQ
V
DDQ
V
REF
V
REF
V
TT
V
I
V
IH（ DC）的
V
IH （AC）的
V
IL （ DC ）
V
白细胞介素（AC）的
V
IH
V
IL
V
ICR
V
ID
V
IX
I
OH
I
OL
T
A
描述
电源电压
输出电源电压
为PC1600 /二千七百分之二千一
输出电源电压为PC3200
参考电压
为PC1600 /二千七百分之二千一
参考电压为PC3200
终止电压
输入电压
DC输入高电压
交流输入高电压
数据
输入
DC输入低电压
AC输入低电压
输入高电压电平
RESET
输入低电平
共模输入范围
CLK ，
CLK
差分输入电压
交叉点电压差分时钟
对
高电平输出电流
低电平输出电流
工作自由空气的温度
民
V
DDQ
2.3
2.5
1.15
1.25
V
REF
- 0.04
0
V
REF
+ 0.15
V
REF
+ 0.31
2.6
1.25
1.3
V
REF
典型值
最大
2.7
2.7
2.7
1.35
1.35
V
REF
+ 0.04
V
DD
单位
V
REF
- 0.15
V
REF
- 0.31
1.7
0.97
0.36
( V
DD
/2) -
0.2
0.7
1.53
( V
DD
/2) +
0.2
-16
16
70
V
mA
o
C
0
Silego科技有限公司
(408) 327-8800
4
初步
资料如有变更。
2003年5月28日
SLGSSTVF16859H/V
SLGSSTVF16859H / V DC电气特性 - （对于PC1600 /二千七分之二千百）
T
A
= 0 - 70
o
℃; V
DD
= 2.5 +/-0.2V, V
DDQ
= 2.5 +/- 0.2V ; （除非另有说明）
SMBL
V
IK
V
OH
V
OL
I
I
I
DD
所有的输入
参数
条件
I
I
= -18mA
I
OH
= -100A
I
OH
= -8mA
I
OL
= 100A
I
OL
= 8毫安
V
I
= V
DD
或GND
待机（静态）， RESET = GND
工作（静态）V
I
= V
IH （AC）的
或V
白细胞介素（ AC）
RESET = V
DD
动态
操作
（仅时钟）
I
DDD
动态
操作
（每个数据
INPUT）
RESET = V
DD,
V
I
= V
IH （AC）的
或V
白细胞介素（ AC）
CLK & CLK开关
占空比为50％
RESET = V
DD,
V
I
= V
IH （AC）的
或V
白细胞介素（ AC）
CLK & CLK开关
占空比为50％ 。一个数据
在输入开关的一半
的时钟频率， 50％的
占空比
I
OH
= -20mA
I
OL
= 20mA下
I
O
= 20mA下，T
A
= 25
o
C
V
I
= V
REF
+ 310毫伏
V
ICR
=1.25V, V
我（PP）的
= 360mV
V
I
= V
DD
或GND
V
DDQ
2.3V
2.3V -2.7V V
DDQ
-
0.2
2.3V
1.95
2.3V -2.7V
2.3V
2.7V
2.7V
52
0.2
0.35
+5
10
A
A
mA
民
典型值
最大
-1.2
单位
V
75
I
O
= 0
2.5V
Α/
ΜΗz
15
Α/
时钟
兆赫/
数据
20
20
4
r
OH
r
OL
r
O（ D）
输出高
输出低
[r
OH
- r
OL
每个
单独的位
数据输入
CLK和CLK
RESET
2.3V-2.7V
2.3V-2.7V
2.5V
7
7
13.5
13
2.5
2.5V
2.5
2.5
3.5
3.5
3.5
pF
C
i
Silego科技有限公司
(408) 327-8800
5
初步
资料如有变更。
2003年5月28日
SLGSSTVF16859H/V
DDR 13至26位寄存缓冲器
应用范围：
PC1600 / 2100 /三千二百分之二千七DDR内存模块
1 ： 2输出堆叠DDR DIMM内存
SSTL_2兼容的数据寄存器
产品特点：
兼容JEDEC标准SSTV16859
差分时钟输入
SSTL_2数据输入信号
支持SSTL_2 I级输出规格
输出电路，最大限度地减少SSO的作用
和未终止线
RESET引脚 LVCMOS输入电平
2.3V - 2.7V操作PC1600 / 2700分之2100
2.5V - 2.7V操作PC3200
最大时钟频率> 210MHz时钟频率
引脚配置
Q13A
Q12A
Q11A
Q10A
Q9A
VDDQ
GND
Q8A
Q7A
Q6A
Q5A
Q4A
Q3A
Q2A
GND
Q1A
Q13B
VDDQ
Q12B
Q11B
Q10B
Q9B
Q8B
Q7B
Q6B
GND
VDDQ
Q5B
Q4B
Q3B
Q2B
Q1B
框图
CLK 48
CLK 49
RESET 51
D1
35
VREF 45
.
.
..
R
CLK
D1
16
.
32
Q1A
Q1B
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
VDDQ
GND
D13
D12
VDD
VDDQ
GND
D11
D10
D9
GND
D8
D7
RESET
GND
CLK
CLK
VDDQ
VDD
VREF
D6
GND
D5
D4
D3
GND
VDDQ
VDD
D2
D1
GND
VDDQ
TO 12其他渠道
64引脚TSSOP
6.1毫米身体， 0.50毫米间距
SLGSSTVF16859H
真值表
输入
RESET
L
H
H
H
CLK
CLK
D
X或
X或
X或
浮浮浮
H
L
L或H L或H
X
Q输出
Q
L
H
L
Q
0(2)
注意事项：
1. H =高信号电平
L =低信号电平
=转变为低到高
=从高至低
X =无关
2.输出电平之前表示稳定状态
输入条件成立。
Silego科技有限公司
(408) 327-8800
1
初步
资料如有变更。
2003年5月28日
SLGSSTVF16859H/V
概述
14位SLGSSTVF16859是专为2.3V至2.7V VDD工作范围内的注册缓冲。输入是
SSTL_2水平，除了LVCMOS的复位输入。
从D-数据传输至Q由差分时钟（CLK / CLK）和一个控制信号（RESET）的控制。该
CLK （与CLK下降渡）的上升沿用于注册数据。
复位， LVCMOS异步信号，拟用于在上电时的时间。 RESET必须在举行
上电时的逻辑“低”的水平。这确保定义的输出稳定的CLK / CLK提供之前。
该SLGSSTVF16859支持低功耗待机操作。 RESET引脚设置为逻辑“低”禁用（ CLK /
CLK ）接收器，并且允许浮动的投入到所有其它接收机，以及（D ，V
REF
， CLK / CLK ） 。另外，所有接口
纳尔寄存器被复位，输出（Q ）被设定为“低” 。 RESET输入引脚必须始终被驱动到一个有效的逻辑状态
“高”或“低” 。
SLGSSTVF16859H引脚说明：
引脚数
1,17,2,19,3,20,4,
21,5,22,8,23,9,24,
10,25,11,28,12,
29,13,30,14,31,
16,32
7,15,26,34,39,
43,50,58,63
6,18,27,33,38,
47,59,64
62,61,57,56,55,
53,52,44,42,41,
40,36,35
48
49
37, 46
51
45
引脚名称
QA / B （ 13 ： 1 ）
TYPE
产量
Q输出
描述
GND
VDDQ
动力
动力
地
输出电源电压
D (13:1)
CLK
CLK
VDD
RESET
VREF
输入
输入
输入
动力
输入
输入
D-输入
正面的时钟输入
负时钟输入
核心供电电压
RESET （低电平有效）
输入参考电压
Silego科技有限公司
(408) 327-8800
3
初步
资料如有变更。
2003年5月28日
SLGSSTVF16859H/V
绝对最大额定值
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65
o
C至+150
o
C
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .. 。 。 。 。 。 。 。 。 - 0.5至3.6V
输入电压
1,2
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5 V
DD
+ 0.5
输出电压
1,2
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5到V
DDQ
+0.5
输入钳位电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 .. 。 。 。 。 。 - 50毫安
输出钳位电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 50毫安
连续输出电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 50毫安
V
DD
, V
DDQ
或接地电流/针。 。 。 .. 。 。 。 。 。 100毫安
TSSOP （H ）封装的热阻抗
3
. . . . 55
o
C / W
VLLD2 （ V）封装的热阻抗
4
. . . .22
o
C / W
注意事项：
1.输入和输出负电压的评分
如果输入和输出钳位可以exceded
电流限制范围内。
2.仅限于3.6V最大。
3.封装的热阻抗的计算
根据JESD 51-7
4.封装的热阻抗的计算
根据JESD 51-5 。
超出上述上市
绝对最大额定值
可能会导致该设备造成永久性损坏。这些
额定值仅应力的规格和装置的这些功能操作或上述其他条件
在技术规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值CON-
ditions长时间可能会影响产品的可靠性。
推荐工作条件：
参数
V
DD
V
DDQ
V
DDQ
V
REF
V
REF
V
TT
V
I
V
IH（ DC）的
V
IH （AC）的
V
IL （ DC ）
V
白细胞介素（AC）的
V
IH
V
IL
V
ICR
V
ID
V
IX
I
OH
I
OL
T
A
描述
电源电压
输出电源电压
为PC1600 /二千七百分之二千一
输出电源电压为PC3200
参考电压
为PC1600 /二千七百分之二千一
参考电压为PC3200
终止电压
输入电压
DC输入高电压
交流输入高电压
数据
输入
DC输入低电压
AC输入低电压
输入高电压电平
RESET
输入低电平
共模输入范围
CLK ，
CLK
差分输入电压
交叉点电压差分时钟
对
高电平输出电流
低电平输出电流
工作自由空气的温度
民
V
DDQ
2.3
2.5
1.15
1.25
V
REF
- 0.04
0
V
REF
+ 0.15
V
REF
+ 0.31
2.6
1.25
1.3
V
REF
典型值
最大
2.7
2.7
2.7
1.35
1.35
V
REF
+ 0.04
V
DD
单位
V
REF
- 0.15
V
REF
- 0.31
1.7
0.97
0.36
( V
DD
/2) -
0.2
0.7
1.53
( V
DD
/2) +
0.2
-16
16
70
V
mA
o
C
0
Silego科技有限公司
(408) 327-8800
4
初步
资料如有变更。
2003年5月28日
SLGSSTVF16859H/V
SLGSSTVF16859H / V DC电气特性 - （对于PC1600 /二千七分之二千百）
T
A
= 0 - 70
o
℃; V
DD
= 2.5 +/-0.2V, V
DDQ
= 2.5 +/- 0.2V ; （除非另有说明）
SMBL
V
IK
V
OH
V
OL
I
I
I
DD
所有的输入
参数
条件
I
I
= -18mA
I
OH
= -100A
I
OH
= -8mA
I
OL
= 100A
I
OL
= 8毫安
V
I
= V
DD
或GND
待机（静态）， RESET = GND
工作（静态）V
I
= V
IH （AC）的
或V
白细胞介素（ AC）
RESET = V
DD
动态
操作
（仅时钟）
I
DDD
动态
操作
（每个数据
INPUT）
RESET = V
DD,
V
I
= V
IH （AC）的
或V
白细胞介素（ AC）
CLK & CLK开关
占空比为50％
RESET = V
DD,
V
I
= V
IH （AC）的
或V
白细胞介素（ AC）
CLK & CLK开关
占空比为50％ 。一个数据
在输入开关的一半
的时钟频率， 50％的
占空比
I
OH
= -20mA
I
OL
= 20mA下
I
O
= 20mA下，T
A
= 25
o
C
V
I
= V
REF
+ 310毫伏
V
ICR
=1.25V, V
我（PP）的
= 360mV
V
I
= V
DD
或GND
V
DDQ
2.3V
2.3V -2.7V V
DDQ
-
0.2
2.3V
1.95
2.3V -2.7V
2.3V
2.7V
2.7V
52
0.2
0.35
+5
10
A
A
mA
民
典型值
最大
-1.2
单位
V
75
I
O
= 0
2.5V
Α/
ΜΗz
15
Α/
时钟
兆赫/
数据
20
20
4
r
OH
r
OL
r
O（ D）
输出高
输出低
[r
OH
- r
OL
每个
单独的位
数据输入
CLK和CLK
RESET
2.3V-2.7V
2.3V-2.7V
2.5V
7
7
13.5
13
2.5
2.5V
2.5
2.5
3.5
3.5
3.5
pF
C
i
Silego科技有限公司
(408) 327-8800
5
初步
资料如有变更。
2003年5月28日
QQ：2881677436 复制
