SL4029B
预置UP / DOWN COUNTER
高压硅栅CMOS
该SL4029B包括四个阶段二进制或BCD-十年
上/在这两个计数的先行进位的规定下计数器
模式。
该
输入
由
of
a
单身
时钟，
随身携带， （时钟使能） ，
BINARY /十年来，
UP / DOWN ，
可以预设，四个人的JAM信号。 Q1 ， Q2 ， Q3 ， Q4和
进位输出信号作为输出。
高预置ENABLE信号允许的JAM信息
输入与预置计数器任何异步状态
时钟。低各JAM线，当预置，使能信号
高，将计数器复位到零计数。柜台提前1个
在时钟的正跳变计数，当该CARRY IN和
预置使能信号为低。发展受到抑制时，
携带或预设的使能信号为高。在开展
信号通常是高和变低，当计数器达到其
在该模式最大计数或向下的最小计数
模式所提供的进位IN信号为低。 IN信号进位
在低状态也因此被认为是一个时钟使能。该
携带终端必须连接到GND在不使用时。
二进制计数完成时， BINARY /十年
输入为高电平;在十年的模式计数器的计数值时，
二进制/十进制输入为低。计数器开始计数
UP / DOWN输入为高电平，并且向下当UP / DOWN输入是
低。
并行时钟提供同步控制，从而更快
应对所有计数输出。纹波时钟允许
再输入时钟的上升和下降时间。
工作电压范围： 3.0 18 V
1最大输入电流
A
在18 V以上全包 -
温度范围内100 nA的在18 V和25℃
噪声容限（在整个封装温度范围） ：
1.0 V分钟@ 5.0 V电源
2.0 V分钟@ 10.0 V电源
2.5 V分钟@ 15.0 V电源
订购信息
SL4029BN塑料
SL4029BDW SOIC
T
A
= -55 °至125°C的所有软件包
引脚分配
逻辑图
PIN 16 = V
CC
PIN 8 = GND
SLS
系统逻辑
半导体
SL4029B
最大额定值
*
符号
V
CC
V
IN
V
OUT
I
IN
P
D
P
D
TSTG
T
L
*
参数
直流电源电压（参考GND）
DC输入电压（参考GND）
DC输出电压（参考GND）
DC输入电流，每个引脚
在静止空气中，塑料DIP功耗+
SOIC封装+
每个输出晶体管功耗
储存温度
焊接温度1毫米的表壳，持续10秒
（塑料DIP或SOIC封装）
价值
-0.5至+20
-0.5到V
CC
+0.5
-0.5到V
CC
+0.5
±10
750
500
100
-65到+150
260
单位
V
V
V
mA
mW
mW
°C
°C
最大额定值超出这可能会损坏设备的价值。
功能操作应仅限于推荐工作条件。
+降额 - 塑料DIP ： - 10毫瓦/°C， 65 °至125°C
SOIC封装： - 7毫瓦/°C， 65 °至125°C
推荐工作条件
符号
V
CC
V
IN
, V
OUT
T
A
参数
直流电源电压（参考GND）
直流输入电压，输出电压（参考GND）
工作温度，所有封装类型
民
3.0
0
-55
最大
18
V
CC
+125
单位
V
V
°C
该器件包含保护电路，以防止损坏，由于高静电压或电
场。但是，必须采取预防措施，以避免超过最大额定更高的任何电压的应用
电压为这个高阻抗电路。为了正常工作，V
IN
和V
OUT
应限制到范围
GND≤ （V
IN
或V
OUT
)≤V
CC
.
未使用的输入必须始终连接到一个适当的逻辑电平（例如， GND或V） 。
CC
未使用的输出必须悬空。
SLS
系统逻辑
半导体
SL4029B
时序要求
(C
L
= 50pF的，R
L
= 200 kΩ的，输入吨
r
=t
f
= 20纳秒）
V
CC
符号
t
w
参数
最小脉冲宽度，时钟（图1 ）
V
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
保证限额
≥-55°C
180
90
60
130
70
50
340
140
100
200
110
80
50
30
25
200
70
60
15
15
15
25°C
180
90
60
130
70
50
340
140
100
200
110
80
50
30
25
200
70
60
15
15
15
≤125°C
360
180
120
260
140
100
680
280
200
400
220
160
100
60
50
400
140
120
30
30
30
单位
ns
t
w
最小脉冲宽度，预设启用
（图1）
最小建立时间，时钟到B / D或U / D
（图1）
最低移走时间，预设启用（图1 ）
ns
t
苏*
ns
t
REM *
ns
t
h**
最小保持时间，时钟要随身携带（图2 ）
ns
t
su
最小建立时间，携带时钟（图
1)
最大输入上升和下降时间，时钟
（图2）
ns
t
r
, t
f**
s
*
**
从上/下，二进制/解码，携带，或预设启用控制输入时钟边沿。
从携带到时钟边沿
SLS
系统逻辑
半导体
QQ：2880707522 复制
