SDA 5649
SDA 5649X
电路描述
指在PDC / VPS解码器的功能框图,与复合视频信号
负向同步脉冲耦合到其用于通过电容器销CVBS
夹持于同步脉冲的底部到一个内部固定电平。该信号被传递到
限幅器,分离同步和CVBS信号的数据部分的模拟电路,因此产生
数字复合同步信号VCS并通过比较的数字数据信号进行进一步的处理
这些信号到内部生成的切片水平。
同步分离器的输出被转发,一方面,在输出端子的VCS ,而在另一
另一方面,在时钟发生器和定时块。在VCS信号表示是一键信号
用于由一个PLL和所有其它定时信号装置导出的系统时钟信号。
同步分离器的输出被转发,一方面,在输出端子的VCS ,而在另一
另一方面,在时钟发生器和定时块。在VCS信号表示是一键信号
用于由一个PLL和所有其它定时信号装置导出的系统时钟信号。
数据限幅器由视频电压进行比较,以分离从CVBS信号中的数据信号
这是通过在电视线不平均该数据信号中内部产生的限幅电平。
在VPS模式或通过在文字多重的时钟磨合期平均该数据信号16
数据输入窗口( DEW )的PDC模式中的行。
时钟发生器提供所需的基本的定时,以及用于系统时钟
再生数据时钟的。它基于两个锁相环(PLL的)所有这些都是份
集成在芯片上,除环路滤波器组件。每个PLL的组成
压控松弛振荡器(VCO) ,一个相位/频率检测器(PFD )和电荷的
泵,该泵在PFD的数字输出信号转换为模拟电流。该电流是
变换为控制电压,压控振荡器由芯片外的环路滤波器。所产生的VCO
频率为10兆赫和13.875兆赫,用于分别的VPS模式和PDC模式。
必需的同步和数据切片的控制的所有信号,以及用于数据采集的
由定时模块产生。
根据所选择的运行模式,无论是携带8/30包或图文电视行
电视专用号线。 16顷收购。
在PDC模式下,只有图文电视行8/30包含广播数据服务包( BDSP )
采集的信息。的8/30格式1 ( 8/30/1 )和8/30的格式2 ( 8/30/2 )相关字节
提取。 8 /30/ 1字节被存储在采集寄存器以透明的方式,没有任何
位操作,而数据包8/30/2的汉明编码的字节是海明检查,
用一个比特错误字节被纠正。在没有错误的存储或校正三十零分之八/双数据字节
转移登记的
I
2
C总线是由DAVN输出变为低电平信号。
在VPS方式,电视线的提取数据位无。 16顷检查双相错误。没有
双相遇到的错误,获得的字节被存储在传输寄存器中的
I
2
C总线。
该传输是通过一个H / L的DAVN输出的过渡信号,以及。
在两种操作模式中,当已经接收到一个新的数据行的数据被更新时,只要
该芯片没有通过所访问的
I
2
C总线在同一时间。
一个微控制器可以读取通过存储字节
I
2
C总线接口在任何时间。然而,一个
必须认识到,从采集接口新的数据存储被抑制,只要
PDC的解码器是通过被访问
I
2
C总线。
半导体集团
48