飞利浦半导体
产品speci fi cation
两个通用串行通信控制器（ DUSCC ）
SCN68562
引脚说明
本数据表中，信号通过讨论的术语“有效”和“无效”或“断言'和'否定'独立的信号是
活跃在高（逻辑1 ）或低（逻辑0 ）的状态。北，中针的名字到底意味着与该引脚相关信号为低电平有效（见
个别引脚说明每个信号的有效电平的定义。 ），这提供了两个通道引脚由A / B指定
引脚和低电平有效状态指示灯，N （如适用）的名字后。类似的方法用于提供两个通道寄存器：
这是由两种下划线或A / B的名称后指定。
助记符
A1 – A6
D0 – D7
DIP
PIN号
4-2,
45-47
31-28,
21-18
TYPE
I
I / O
名称和功能
地址线：
高电平有效。地址输入，其中指定的内部寄存器
被访问以进行读/写操作。
双向数据总线：
高电平有效，三态。位0是LSB ，位7是MSB。所有
数据，命令，在CPU和DUSCC之间的状态转移发生过
该总线。数据总线时启用CSN为低，在中断响应周期
和单地址的DMA应答周期。
读/写：
高投入表示读周期和低输入指示写周期
当由CSN输入的断言开始一个循环。
片选：
低电平有效的输入。当CPU与之间的低时，数据传输
DUSCC都在D0启用 - A6输入 - D7的R / WN和A1的控制。当
CSN是高，中DUSCC从数据总线隔离（除非是在中断
应答周期和单地址的DMA传输）和D 0 - D 7被放置在
三态状态。
数据传输应答：
低电平有效，三态。 DTACKN被断言在写周期
以指示该总线上的数据被锁存，而在读操作周期或中断
确认周期，以指示有效数据在总线上。该信号被否定时
该循环的结束是由CSN或IACKN输入的否定指示，并返回到
无效状态（三态）后，在短时间内被否定。在一个单一地址的DMA
模式中，数据被锁存与DTCN的下降沿。 DTACKN被否定时，
周期完成由DTCN的DMA的断言或否定表示
确认输入（以先到为准） ，并返回到非活动状态（三态）一
它被否定后短期间。当否定， DTACKN成为一个漏极开路输出
，需要一个外部上拉电阻。
中断请求：
低电平有效，漏极开路。这个输出被置为在发生
任何已启用的中断状态。 CPU可以读取一般的状态寄存器
确定所述中断条件（多个） ，或者可以与一个中断确认周期作出响应
使DUSCC到输出数据总线上的中断向量。
中断响应：
低电平有效。当IACKN有效时， DUSCC作出反应，
把中断向量寄存器的内容（改性或通过状态未修改）上
数据总线和断言DTACKN 。如果没有激活的中断挂起， DTACKN不
断言。
晶振或外部时钟：
当使用晶体振荡器中，晶体被连接
之间的引脚X1和X2 。如果晶体没有被使用，和外部时钟在此被提供
输入。这个时钟用于驱动内部比特率发生器，作为一个可选输入到
计数器/定时器或数字锁相环，以及提供其它所需的时钟信号。
晶体或中断菊花链：
当晶体被用作定时信号源，该
晶振连接引脚X1和X2之间。该管脚可被编程，以提供与
其传播IACKN信号较低优先级的中断菊花链低电平有效输出
设备，如果没有有效的中断挂起。该引脚应接地，当外部
时钟被用在X1和X2中，不使用作为中断菊花链输出。
主复位：
低电平有效。在这个引脚上的低电平复位发送器和接收器和
复位在CDUSCC用户指南“的表1中所示的寄存器。重置
异步，即无时钟是必需的。
通道A （B ）接收串行数据输入：
所述至少显著位被接收的第一。如果
外部接收器时钟指定的信道时，输入被采样的上升沿
时钟。
通道A （ B）发送串行数据输出：
最不显着的位传输
第一。此输出保持在标记（高）状态时，发射器被禁用或
当通道工作在本地环回模式。如果外部发射器的时钟
对于信道指定的，该数据被移位在时钟的下降沿。
通道A （B ）接收器/发送器时钟：
作为输入时，它可以被编程为
提供接收器，发射器，计数器/定时器，或DPLL时钟。作为输出，可以提供
计数器/定时器输出时，发送移位时钟（ 1X ）或接收机的采样时钟（ 1X ） 。
最大的外部接收器/发送器时钟频率为4MHz 。
R / WN
CSN
26
25
I
I
DTACKn
22
O
IRQN
6
O
IACKN
1
I
X1/CLK
43
I
X2/IDCN
42
O
RESETN
7
I
RXDA ， RXDB
37, 12
I
TxDA ， TXDB
36, 13
O
RTxCA ， RTxCB
39, 10
I / O
1995年5月1日
5
QQ：2880707522 复制
