【飞思卡尔半导体公司数据表文档编号： SCF5250EC1.1修订版， 2005年4月SCF5250集】,IC型号SCF5250VM120,SCF5250VM120 PDF资料,SCF5250VM120经销商,ic,电子元器件-51电子网

飞思卡尔半导体公司

数据表

文档编号： SCF5250EC

1.1修订版， 2005年4月

SCF5250集成的ColdFire

微处理器数据表

介绍

Introduction..........................................................1

SCF5250框图..................................... 8

文件................................................. 8 ...

信号说明.............................................. 9

电气特性................................... 21

引脚和封装信息..................... 38

本文档提供了SCF5250的概述

的ColdFire

处理器和一般描述

SCF5250的功能和它的各个模块。

该SCF5250被设计为一个系统

器/解码器压缩的音频音乐播放器，

特别是便携式和车载CD和硬盘

开车的球员。 32位ColdFire内核与增强型

乘累加（ EMAC ）单元提供最佳

对的组合性能和代码密度

控制码和信号处理所需的音频

解码和后期处理，档案管理，

系统的控制。

低功耗的特点，包括硬线光盘

解码器，先进的0.13微米CMOS工艺技术，

1.2V内核电源，以及片上SRAM 128K字节

使Windows媒体音频（ WMA ）解码

而不需要在光盘应用外部DRAM 。

该SCF5250也是一个很好的通用

拥有超过110 Dhrystone的2.1 MIPS系统控制器@

120MHz的性能，极具竞争力的价格。该

集成的外设和增强型MAC单元允许

介绍

SCF5250更换微控制器和在某些应用中的DSP。大多数外设引脚都可以

也被重新映射为通用I / O引脚。

1.1

1.1.1

订购的部件编号

订购零件表

表1.订购的部件编号

订购零件

数

最大时钟

频率

120兆赫

套餐类型

144引脚QFP

196球MAPBGA

操作

温度范围

-20°C到70°C

-40 ° C至85°C

-20°C到70°C

部件状态

含铅

无铅

含铅

无铅

SCF5250PV120

SCF5250AG120

SCF5250CPV120

SCF5250CAG120

SCF5250VM120

1.2

1.2.1

SCF5250特点

的ColdFire V2核心

了ColdFire处理器第2版的核心由两个独立的，分离的管道结构来

同时最小化芯size.The取指令流水线性能最大化（ IFP）是一个两阶段

管道预取指令。预取指令流然后选通入两阶段

操作数执行流水线（ OEP ），其对指令译码，读取所需的操作数，然后

执行所需的功能。因为IFP和OEP管道由指令缓冲器耦

在作为一个FIFO队列，所述的IFP可由OEP提前的实际使用预取指令，

最大限度地减少时间停止以等待指令。 OEP的是在一个两级流水线实现

具有与传统的RISC数据路径中的双读端口寄存器音响文件馈送算术/逻辑单元

（ALU）。

1.2.2

DMA控制器

该SCF5250提供了四个完全可编程DMA通道，以加速数据传输。单，双

地址模式的支持与编程爆破和占用周期的能力。数据传输

可选择为8 ，16，32 ，或128比特。打包和拆包的支持。

两个内部音频声道和双UART可以使用DMA通道。所有通道都可以

执行内存到内存的传输。该DMA控制器具有用户可选择的， 24位或16位计数器和

可编程DMA异常处理程序。

不支持的外部请求。

SCF5250集成的ColdFire微处理器数据手册，版本1.1

飞思卡尔半导体公司

介绍

1.2.3

增强型乘法累加单元（ EMAC ）

集成的EMAC单元提供一组通用的DSP运算，提高了整数乘法

在ColdFire架构的指令。该EMAC提供了三个相关领域的功能：

1.更快的符号和无符号整数乘法

2.新的乘法累加运算配套符号和无符号运算

3.新杂寄存器操作

16×16 32×32和48位累加的乘法除了支持到全套的扩展

有符号和无符号整数加签，定点小数的输入操作数。该EMAC具有

单时钟问题为32×32位乘法指令和实现了一个四阶段执行

管线。

1.2.4

指令缓存

指令高速缓冲存储器通过提供高速缓存的指令的执行单元，提高了系统的性能

在一个单一的时钟。该SCF5250处理器采用了8K字节，直接映射指令高速缓存，实现107

MIPS在120兆赫。高速缓存是由物理地址，其中每个16字节的行包含一个访问

地址标记和一个有效位。指令高速缓冲存储器还包括一个爆破接口为16位和8位端口

尺寸迅速科幻LL高速缓存行。

1.2.5

内置128 KB的SRAM

128 KB的片上SRAM可在两家银行， SRAM0 （ 64K ）和SRAM1 （ 64K ）。它提供

为ColdFire内核的一个时钟周期访问。该SRAM可存储处理器堆栈和关键代码或

数据段最大限度地提高性能。在SRAM1内存可以在DMA访问。

1.2.6

SDRAM控制器

该SCF5250 SDRAM控制器提供了一个无缝接口的SDRAM高达32 MB一家银行（ 256

兆位）。该控制器支持一个16位数据总线。一个独特的解决方案允许增加

无需重新路由的地址线和板重新布线系统内存大小。控制器工作在页

模式，非页面模式和突发页模式，并支持SDRAM芯片。

1.2.7

系统接口

该SCF5250提供了一个无缝连接的16位端口尺寸SRAM，ROM ，并与外围设备

独立的可编程控制片选和写使能信号的断言和否定的。

该SCF5250还支持突发光盘。

1.2.8

外部总线接口

在ColdFire内核或DMA和内存之间的总线接口控制器传输信息，

的外围设备，或者在外部总线上的其它设备。外部总线接口提供地址总线的23位

SCF5250集成的ColdFire微处理器数据手册，版本1.1

飞思卡尔半导体公司

介绍

空间， 16位的数据总线，输出使能，和读/写信号。此接口实现扩展

同步协议，支持群发业务。

1.2.9

串行音频接口

在SC5250数字音频接口提供了三个串行飞利浦IIS /索尼EIAJ接口。一个接口

是一个4芯（1比特时钟， 1个字时钟，在1个数据，1个数据输出），另外两个接口是3针（1比特时钟，

1字时钟，或缩小1个数据）。串行接口具有最小采样频率没有限制。

最大采样频率由位时钟输入的最大频率来确定。这是1/3的

频率的内部系统时钟。

1.2.10 IEC958数字音频接口

的SCF5250有一个数字音频输入接口和一个数字音频输出接口。单

输出承载着消费者的“C”通道。

1.2.11音频总线

音频接口连接到内部总线携带的所有音频数据。每个接收器放在其接收的

音频总线和每个发射机的数据取数据从音频总线进行传输。每个发射器

有一个源选择寄存器。

除了音频接口，也有连接到音频总线6的CPU访问的寄存器。三

这些寄存器允许数据读出从音频总线并允许用户选择音频信号源的。另

3寄存器提供一个写入路径到音频总线，并且可以通过发送器作为音频源进行选择。

通过这些寄存器， CPU访问的音频样本进行处理。

音频可以从接收器被发送到一个发送器，而不将数据由核心这样的被处理

音频总线可以作为数字音频数据的开关。音频总线，也可以用于音频格式

转换。

1.2.12 CD -ROM编码器/解码器

该SCF5250能够在硬件处理的CD -ROM领域。处理是符合

CD-ROM和CD-ROM XA标准的。

在CD- ROM解码器执行如下的硬件功能：

行业同步识别

行业解扰

CRC校验的模式1 ，模式2表1和模式2表2部门核查

不进行第三层的纠错

在CD- ROM编码器执行如下的硬件功能：

行业同步识别

扰部门

SCF5250集成的ColdFire微处理器数据手册，版本1.1

飞思卡尔半导体公司

介绍

插入的CRC校验和模式1 ，模式2表1和模式2表2部门。

第三层错误编码需要在软件来完成。这可以使用约5-10兆赫

表现为单速。

1.2.13双UART模块

两个全双工UART，具有独立的接收和发送缓冲区该模块中。数据格式

可以是5 ，6，7 ，或8位，偶数，奇数或无校验，和最多2个停止位在1/16的增量。四字节

接收缓冲器和两个字节的发送缓冲区最大限度地减少CPU的服务电话。双UART模块还

提供了多种错误检测和可屏蔽中断的能力。调制解调器支持包括

请求发送（ RTS）和清除发送（ CTS）的线路。

系统时钟提供从可编程预分频器的时钟功能。您可以选择全

双工，自动回声环回，本地环回和远端环回模式。可编程的双UART

可以中断对各种正常或错误条件的事件的CPU 。

1.2.14队列串行外设接口QSPI

该QSPI模块提供了排队传输功能的串行外设接口。它最多支持

16 ，在一次叠转移，使转移支付不必要的CPU干预。达的转移

15兆位/秒是可能的，在120 MHz的CPU时钟。该QSPI支持主模式操作而已。

1.2.15定时器模块

定时器模块包括两个通用定时器，其中每个都包含一个自由运行的16位定时器。

定时器0有一个外部引脚TOUT0 ，可以在输出比较模式下使用。这个模式触发

外部信号或中断时，计时器到达设定值时， CPU，并且还可以生成波形

在TOUT0 。

定时器单元具有一个8位的预分频器，它允许在时钟输入频率，它是编程

来自于系统时钟。除了÷ 1和÷16时钟从总线时钟产生（ CPU时钟

/ 2 ），可编程定时器输出管脚或者产生一个低电平脉冲或切换输出。

1.2.16 IDE和SmartMedia卡接口

该SCF5250系统总线允许一个IDE硬盘驱动器或闪存的SmartMedia卡与连接

最小的外部硬件。外部硬件包括总线缓冲器的地址和数据，并

为了降低负载总线上，并防止SDRAM和访问Flash传播到IDE

总线。在SCF5250产生用于缓冲器的控制信号。

1.2.17模拟/数字转换器（ADC ）

这六个通道ADC是一个基于Σ-Δ概念， 12位分辨率。无论是模拟

比较器和ADC的数字部分内部提供。外部积分器电路

（电阻/电容）是必需的，这是由ADC输出驱动。软件中断时提供

ADC的测量周期就完成了。

SCF5250集成的ColdFire微处理器数据手册，版本1.1

飞思卡尔半导体公司