SCANSTA101低压IEEE 1149.1 STA硕士
2006年11月
SCANSTA101
低压IEEE 1149.1 STA硕士
概述
该SCANSTA101被设计以用作测试主
对于IEEE 1149.1测试系统。最低要求
创建一个测试仪是一个微型电子计算机（向上， ROM / RAM ，时钟
等）， SCANEASE R2.0软件和STA101 。
该SCANSTA101是一个增强版本，并替换 -
对于精神疾病的SCANPSC100 。的附加功能
STA101还允许它卸载一些处理器的过
头同时保持灵活。该器件的架构支持
端口IEEE 1149.1 ， BIST和IEEE 1532的灵活性将
使它能够适应任何可能发生的变化在1532这一点，
支持未知变种。
该SCANSTA101是提高向量吞吐有用
将串行矢量系统的测试电路和再当
duces是与应用相关的软件开销
串行模式与并行处理器。该SCANSTA101
设有一个通用并行处理器接口（ PPI ），该
操作通过从并行总线串行数据移位
通过1149.1兼容的组件链（即扫描
链） 。写操作可以通过等待状态或控制
DTACK线。握手完成与任何投票
或中断。
特点
■
兼容IEEE标准。 1149.1 （JTAG）测试访问
■
■
■
■
■
■
■
■
■
■
■
端口和边界扫描结构
支持国家的SCAN易于（嵌入式
应用软件启动器）软件2.0版
使用通用异步处理器接口;
具有广泛的处理器和PCLK兼容
频率
16位的数据接口（ IP可扩展到32位）的
2Kx32位双端口存储器寻址用于通过所述接入
PPI或1149.1主
负载上的即时（ LotF ）和预紧操作模式
支持
板载排序器允许多向量运算等
那些将数据加载到FPGA所需
板载比较反对支持TDI验证
预装预期的数据
32位线性反馈移位寄存器（ LFSR）的测试
数据输入（ TDI）的端口
状态，按住Shift键，以及BIST宏允许预定TMS
要利用序列
工作电压为3.3V的电源电压W / 5V容限I / O
输出支持掉电三态模式。
SCANSTA101架构
10121502
图1 。
2007美国国家半导体公司
101215
www.national.com
SCANSTA101
图1
示出了SCANSTA101扫描的一个高层视图
硕士及接口组。
表1
简要DE-
scription这些接口组的。
表2
提供
外部接口的一个简要说明。该装置是
由围绕一个双端口存储器的三个接口。
这些接口包括并行处理器接口
（ PPI ） ，串行扫描接口（ SSI ） ，以及测试和调试接口
脸上。系统的输入模块只包含指定
具有跨设备的全球使用量输入。测试和
调试接口支持BIST ，边界扫描和内部
扫描此设备。
表1.接口说明
接口
并行处理器接口
串行接口扫描
测试和调试接口
系统的投入
描述
用于配置的ScanMaster扫描链加载和读取，可编程设备文件
载荷和读取，和状态监视。
进行并行到串行转换，序列和格式输出串行数据流，以
顺应1149.1协议。
用于制造测试接口，这包括JTAG接口和扫描接口。
这三个扫描接口引脚与三个数据引脚共享。
接口输入，用于系统控制，如时钟，复位和输出三态控制。
接线图
10121540
BGA封装引脚
（ TOP VIEW ）
www.national.com
2
SCANSTA101
表2.引脚说明
针
名字
VCC
GND
D(15:0)
D(31:16)
（注1 ）
A(4:0)
SCK
INT
OE
DTACK
描述
NO 。引脚
4
4
16
16
5
1
1
1
1
I / O
不适用
不适用
I / O
I / O
I
I
O
I
O
动力
地
双向数据总线。信号均粘结的封装器件。 D15和D14
分别是共享与SCAN_IN引脚， SCAN_OUT 。
双向数据总线。这些信号不是在打包的设备可用。
地址总线
系统时钟驱动所有的内部时序。 TCK_SM是一门控，分频，缓冲
版本SCK的。
中断输出
输出使能了所有三态1149.1 "_SM"输出时，高。
DTACK用于同步主机和之间的异步传输
STA101 。当CE为高电平时， DTACK为三态。时CE为低， DTACK被启用。
DTACK变为低电平时，数据已被注册，然后进入三态时的周期
已完成。
R / W定义PPI周期。阅读高电平时，写的时候低。
频闪灯用于定时所有PPI传输。 D（ 15：0 ）或D （31 ：0）在32位模式下，是
三态时， STB为高。数据有效的设置是相对于STB的下降沿
和数据有效保持为相对于STB的上升沿。
芯片使能，低电平时，使PPI数据传输。行政长官可在保持低
备份到后端的访问。 D（ 15：0 ）或D （31 ：0）在32位模式，并DTACK为三态
当CE为高电平。
异步复位，低电平时，初始化STA101 。
测试数据输出是由STA101扫描输出的串行。 TDO时启用OE的
低。
测试数据是串行扫描输入到STA101 。
测试模式选择。该测试模式选择引脚用于接受控制逻辑的串行输入
到测试&调试接口。
测试时钟输入为1149.1
测试复位。该引脚应连接到地面由一个1K的电阻，以保持测试和调试
在器件上电接口测试逻辑复位状态。这样就避免了无效
斜坡电源电压时的状态。
扫描主测试数据输入的串行扫描接口
在串行扫描接口扫描主测试数据输出
扫描的串行扫描接口主控测试模式选择
扫描主测试时钟在串行扫描接口
扫描主测试复位输出的串行扫描接口
Redundent的ScanMaster TRST 。这个信号是不适用于封装器件。
三态通知引脚施加高电平信号时TDO_SM为三态
读/写
机顶盒
1
1
I
I
CE
1
I
RST
TDO
TDI
TMS
TCK
TRST
1
1
1
1
1
1
I
O
I
I
I
I
TDI_SM
TDO_SM
TMS_SM
TCK_SM
TRST0_SM
TRST1_SM
（注1 ）
TRIST_SM
1
1
1
1
1
1
1
I
O
O
O
O
O
O
注1 ：
D（ 31:16 ）在串行扫描接口的并行处理器接口和TRST1_SM没有引出了包装的一部分。这些都是在用
32位微距模式而已。
3
www.national.com
SCANSTA101
绝对最大额定值
（注2 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
电源电压（V
CC
)
DC输入二极管电流（I
IK
)
V
I
= 0.5V
直流输入电压（V
I
)
DC输出二极管电流（I
OK
)
V
O
= 0.5V
直流输出电压（V
O
)
DC输出源/灌电流（I
O
)
DC V
CC
或接地电流
每个输出引脚
直流闭锁信号源或灌电流
结温
塑料
储存温度
焊接温度（焊接， 4秒）
49L BGA
-0.5V至+ 4.0V
= 20毫安
-0.5V至+ 4.0V
= 20毫安
-0.5V至+ 4.0V
-50毫安
-50毫安
= 300毫安
+150°C
-65 ° C至+ 150°C
220°C
PKG最大功率容量25°C
49L BGA
热阻（ θ
JA
)
49L BGA
套餐降额
ESD最后通过电压（最小值）
1.47W
85°C/W
11.8mW /℃以上
+25°C
2000V
推荐工作
条件
电源电压（V
CC
)
输入电压（V
I
)
输出电压（V
O
)
工作温度（T
A
)
3.0V至3.6V
0V至V
CC
0V至V
CC
-40 ° C至+ 85°C
注2 ：
绝对最大额定值是那些价值超过该受损
可能发生的设备。本数据手册规范应满足，而不
例外，以确保该系统的设计是可靠的过它的电源，
温度和输入/输出负载变量。国家不
推荐SCAN STA产品操作建议外
操作条件。
DC电气特性
在所推荐的，除非另有规定的工作电源电压和温度范围。
符号
V
IH
V
IL
V
OH
参数
最小高输入电压
最大输入电压过低
最小的高输出电压
最小输出电压高，
TDO_SM ， TMS_SM ， TCK_SM ， TRST0_SM
仅输出
最小输出电压高，
所有其它输出包括1149.1
V
OL
最大输出电压低
最大的低输出电压，
TDO_SM ， TMS_SM ， TCK_SM ， TRST0_SM
仅输出
最大的低输出电压，
所有其它输出包括1149.1
I
IN
I
ILR
I
IH
I
OZ
I
关闭
I
CC
I
CCmax
I
CCT
最大输入漏电流，所有引脚
除TDI ， TMS ， TRST ， TDI_SM
最大输入漏电流， TDI ， TMS ，
TRST ， TDI_SM
最大输入漏电流， TDI ， TMS ，
TRST ， TDI_SM
最大的三态泄漏电流
条件
V
OUT
= 0.1V或V
CC
0.1V
V
OUT
= 0.1V或V
CC
0.1V
I
OUT
= 100 μA,
V
IN
= V
IL
或V
IH
I
OH
= -24毫安，V
IN
= V
IL
或V
IH
2.2
I
OH
= -12毫安，V
IN
= V
IL
或V
IH
I
OUT
= +100 μA,
V
IN
= V
IL
或V
IH
I
OL
= 24 mA时， V
IN
= V
IL
或V
IH
2.4
0.2
0.5
V
V
V
V
CC
-0.2V
民
2.1
0.8
最大
单位
V
V
V
V
I
OL
= 12毫安，V
IN
= V
IL
或V
IH
V
IN
= V
CC
对于TDI ， OE ，V
IN
= V
CC
,
GND为人人，人
V
IN
= GND
V
IN
= V
CC
V
IN
= V
CC
， GND ，V
IN
（ OE ， R / W ， CE，
STB ）= VIL ， VIH
-45
0.4
±5.0
-200
5.0
±5.0
5.0
250
V
μA
μA
μA
μA
μA
μA
mA
μA
关机漏电流
V
CC
= 0.0V
除TDI ， TMS ， TRST和TDI_SM所有引脚
最大静态电源电流
最大电源电流
我最大
CC
/输入
所有输入低
V
IN
= V
CC
0.6V
1.2
250
www.national.com
4
SCANSTA101
AC电气特性/操作要求
符号
参数
条件
在推荐工作
电源电压和温度范围内，除非另有规定。
L
= 50 pF的，R
L
= 500
除非另有规定ED 。
＃ SCK的
（注3,4）
民
最大
单位
并行处理器接口（ PPI ）
t
S1
t
H1
t
D1
t
D1
t
D1
成立时间
CE， R / W，地址，数据成为机顶盒
保持时间
CE， R / W，地址，数据成为DTACK
传播延迟
STB低到DTACK低，寄存器写
传播延迟
STB低到DTACK低，寄存器读取
传播延迟
STB低到DTACK低，内存写入：第一个16位
ACCESS
t
D1
传播延迟
STB低到DTACK低，内存写入： 16位第二
ACCESS
t
D1
传播延迟
STB低到DTACK低，内存读： 16位第一
ACCESS
t
D1
传播延迟
STB低到DTACK低，内存读： 16位第二
ACCESS
t
D2
t
D2
t
D2
传播延迟
STB高到DTACK三态，寄存器写
传播延迟
STB高到DTACK三态，寄存器读
传播延迟
图11
STB高到DTACK三态，存储器写： 16位
第一次访问
传播延迟
STB高到DTACK三态，存储器写： 16位
第二次访问
t
D2
传播延迟
STB高到DTACK三态，记忆阅读： 16位
第一次访问
t
D2
传播延迟
STB高到DTACK三态，记忆阅读： 16位
第二次访问
t
D3
t
pHL1
t
W
f
最大
t
发布
传播延迟
输出数据有效到DTACK低，所有的读周期
传播延迟
STB低到INT低，寄存器写（清除中断）
时钟脉冲宽度， SCK ， H或L
时钟频率， SCK
发布时间， RST ，以机顶盒
2
3.0
66
ns
兆赫
ns
图11
5或6个
10.5
ns
图12
1
ns
图12
1或2的
10.0
ns
图12
1或2的
10.0
ns
图11
1或2的
10.0
ns
图12
1或2的
10.0
ns
图11
1或2的
10.0
ns
图12
3或4个
11.5
ns
图12
9或10的
11.5
ns
图11
7或8的
11.5
ns
图11
3或4个
11.5
ns
图12
4或5的
11.5
ns
图11
2或3
11.5
ns
图11，图12
0
ns
图11，图12
0
ns
t
D2
1或2的
10.0
ns
注3 ：
由于在STB放置到系统时钟之间的关系不确定时，SCK时，STB可以在当前或下一个SCK周期检测。
注4 ：
一个绝对最大延迟可以计算为：（最大＃ SCK ）×（ SCK周期） +吨
D
.
例如，在t
D1
机顶盒（STB低到DTACK低，寄存器写入）时，＃ SCK的周期是2或3和延迟，叔
D
，为11.5ns 。对于具有100ns的周期SCK ，绝对
最大延迟时间为（3× 100纳秒）+ 11.5 ，或311.5ns 。
5
www.national.com
QQ：2880707522 复制
