SC68C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，与64字节
FIFO和摩托罗拉
P
接口
牧师03 - 2005年11月29日
产品数据表
1.概述
该SC68C752B是双通用异步接收器/发送器（ UART ）与
64字节的FIFO ，自动硬件/软件溢流控制和数据传输速率高达5兆比特/秒。
该SC68C752B提供了增强的功能。它具有传输控制寄存器（ TCR ）
其存储接收FIFO阈值电平，以硬件中启动/停止传输并
软件溢流控制。与FIFO接通就绪寄存器，软件获取的状态
TXRDY / RXRDY在一个访问所有的四个端口。片内的状态寄存器为用户提供
错误指示，运行状态和调制解调器接口控制。系统中断
可量身定制，以满足用户的要求。内部环回功能使
板载诊断。
UART的发送数据，发送给它通过外围8位总线，在TX信号和
在RX信号接收的字符。字符可以被编程为5位， 6位，
7位或8位。 UART有一个64字节的接收FIFO和发送FIFO和可
程序中断，在不同的触发水平。 UART产生它自己所希望的
波特率根据可编程分频和它的输入时钟。它甚至可以发射，
奇或无奇偶校验， 1 ， 1.5或2个停止位。接收器可以检测到断线，闲置，或取景
错误， FIFO溢流和奇偶校验错误。该发射器可以检测到FIFO下溢流。该
UART还包含调制解调器控制操作的软件界面，并拥有软件
溢流控制和硬件溢流控制能力。
该SC68C752B是LQFP48和HVQFN32封装。
2.特点
s
s
s
s
s
s
双通道与摩托罗拉
P
接口
高达5兆比特/秒的数据速率
64字节的发送FIFO
64字节的接收FIFO ，错误FL AGS
可编程的，可选择的发送和接收FIFO触发电平DMA和
中断产生
软件/硬件溢流控制
x
可编程XON / XOFF字符
x
可编程的自动RTS和自动CTS
可选的数据由佛罗里达州的Xon任何字符流恢复
接收和发送的数据为DMA的信令功能
支持5 V ， 3.3 V和2.5 V操作
5 V容限输入
软件可选波特率发生器
s
s
s
s
s
飞利浦半导体
SC68C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
s
s
s
s
s
s
s
s
s
s
s
预分频器提供了额外的分频4个功能
工业级温度范围（-40
°C
+85
°C)
快速的数据总线访问时间
可编程的睡眠模式
可编程的串行接口特性
x
5位， 6位， 7位或8位的字符
x
偶，奇或无奇偶校验位的产生和检测
x
1 ，1.5或2个停止位
错误的起始位检测
在正常和睡眠模式，完整的状态报告功能。
行中止的产生和检测
内部测试和环回功能
完全中断优先级控制系统
调制解调器控制功能（ CTS ， RTS ， DSR ， DTR ， RI ，和CD ）
3.订购信息
表1：
订购信息
包
名字
SC68C752BIB48 LQFP48
SC68C752BIBS
HVQFN32
描述
塑料低廓四方扁平的封装; 48线索;
体7
×
7
×
1.4 mm
VERSION
SOT313-2
类型编号
塑料的热增强型非常薄四方扁平的封装; SOT617-1
没有线索; 32个终端;体5
×
5
×
0.85 mm
SC68C752B_3
皇家飞利浦电子有限公司2005年版权所有。
产品数据表
牧师03 - 2005年11月29日
2 49
飞利浦半导体
SC68C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
4.框图
SC68C752B
发送
FIFO
注册
D0到D7
读/写
RESET
数据总线
和
控制
逻辑
溢流
控制
逻辑
发送
移
注册
TXA ， TXB
互连公交线路
和
控制信号的
接受
FIFO
注册
接受
移
注册
RXA ， RXB
A0到A3
CS
注册
SELECT
逻辑
溢流
控制
逻辑
DTRS ， DTRB
RTSA ， RTSB
OPA ， OPB
调制解调器
控制
逻辑
IRQ
TXRDYA ， TXRDYB
RXRDYA ， RXRDYB
打断
控制
逻辑
时钟和
波特率
发电机
CTSA ， CTSB
RIA ， RIB
CDA ， CDB
DSRA ， DSRB
002aab017
XTAL1
XTAL2
SC68C752B图1框图
SC68C752B_3
皇家飞利浦电子有限公司2005年版权所有。
产品数据表
牧师03 - 2005年11月29日
3 49
飞利浦半导体
SC68C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
5.管脚信息
5.1钢钉
43 TXRDYA
39 DSRA
38 CTSA
40 CDA
42 V
CC
41 RIA
D5
D6
D7
RXB
RXA
TXRDYB
TXA
TXB
OPB
1
2
3
4
5
6
7
8
9
37北卡罗来纳州
36 RESET
35 DTRB
34 DTRA
33 RTSA
32 OPA
31 RXRDYA
30 IRQ
北卡罗来纳州29
28 A0
27 A1
26 A2
25北卡罗来纳州
GND 24
002aab018
002aac014
皇家飞利浦电子有限公司2005年版权所有。
48 D4
47 D3
46 D2
R / W 15
45 D1
国开行16
SC68C752BIB48
CS 10
A3 11
北卡罗来纳州12
XTAL1 13
XTAL2 14
GND 17
RXRDYB 18
V
CC
19
DSRB 20
RIB 21
RTSB 22
CTSB 23
图2.引脚CON组fi guration为LQFP48
44 D0
32 D5
31 D4
30 D3
29 D2
28 D1
D6
D7
RXB
RXA
TXA
TXB
OPB
CS
1
2
3
4
5
6
7
8
XTAL1 10
XTAL2 11
R / W 12
GND 13
北卡罗来纳州14
RTSB 15
CTSB 16
9
27 D0
1号航站楼
索引区
26 V
CC
25 CTSA
24 RESET
23 RTSA
22 OPA
21 IRQ
20北卡罗来纳州
19 A0
18 A1
17 A2
SC68C752BIBS
A3
SC68C752B_3
透明的顶视图
图3.引脚CON组fi guration的HVQFN32
产品数据表
牧师03 - 2005年11月29日
4 49
飞利浦半导体
SC68C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
5.2引脚说明
表2：
符号
A0
A1
A2
A3
CDA ， CDB
引脚说明
针
LQFP48
28
27
26
11
40, 16
HVQFN32
19
18
17
9
-
I
I
I
I
I
地址0选择位。
内部寄存器地址选择。
地址1选择位。
内部寄存器地址选择。
地址2选择位。
内部寄存器地址选择。
地址3 。
A3用于选择通道A或通道B.逻辑低
选择通道A和逻辑高电平选择通道B （见
表3 ）
载波检测（低电平有效） 。
这两个输入与关联
个人UART通道A和通道B的逻辑低电平这些引脚
表示一个载波已被调制解调器该检测
通道。这些输入的状态反映到调制解调器状态
寄存器（ MSR ） 。
片选（低电平有效） 。
该引脚使能之间的数据传输
用户CPU和SC68C752B用于信道（多个）处理。个人
UART部分（A ， B）由A3解决。看
表3中。
清除发送（低电平有效） 。
这两个输入与关联
个人UART通道A和通道B的逻辑0 （低）的CTS
引脚指示调制解调器或数据集准备接受发送数据
从SC68C752B 。状态通过读取MSR测试[4]。这些
引脚只影响发送和接收操作时，自动CTS
功能通过增强型功能启用寄存器EFR [ 7]
硬件溢流控制操作。
数据总线（双向） 。
这些引脚8位，三态数据总线
将信息传送到或从控制的CPU。 D0是最低
显着的位，并在传输网络第一个数据位或接收串行数据
流。
数据设置就绪（低电平有效） 。
这两个输入与关联
个人UART通道A和通道B的逻辑0（低）就这些
引脚指示调制解调器或数据集上电和准备数据
交流与UART 。这些输入的状态反映到了
调制解调器状态寄存器（ MSR ） 。
数据终端就绪（低电平有效） 。
这两个输出与相关联的
个人UART通道A和通道B的逻辑0（低）就这些
引脚指示SC68C752B处于开机状态并准备就绪。这些引脚
可通过调制解调器控制寄存器来控制。写逻辑1
MCR [ 0 ]将使DTR输出为逻辑0（低） ，使调制解调器。
这些引脚的输出为逻辑1写入逻辑0 MCR [ 0 ]后，
或复位后。
信号和电源地。
中断请求。
从UART通道A和通道B中断
线或内部，以充当单个的IRQ中断。该引脚
转换为逻辑0 （如果中断使能寄存器）
每当UART通道（S ）进行维修。单独通道
中断状态可以通过针对每个信道确定
其相关的内部寄存器，通过CS和A3 。一个外部上拉
电阻器必须连接该引脚和V之间
CC
.
TYPE
描述
CS
10
8
I
CTSA ， CTSB
38, 23
25, 15
I
D0到D7
44 ， 45 ， 46 ， 27 ， 28 ， 29 ， I / O
47, 48, 1, 30, 31, 32,
2, 3
1, 2
39, 20
-
I
DSRA ， DSRB
DTRA ， DTRB
34, 35
-
O
GND
IRQ
17, 24
30
13
21
I
O
SC68C752B_3
皇家飞利浦电子有限公司2005年版权所有。
产品数据表
牧师03 - 2005年11月29日
5 49
SC68C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，与64字节
FIFO和68模式
μP
接口
版本04 - 2010年1月20日
产品数据表
1.概述
该SC68C752B是双通用异步接收器/发送器（ UART ）与
64字节的FIFO ，自动硬件/软件溢流控制和数据传输速率高达5兆比特/秒。
该SC68C752B提供了增强的功能。它具有传输控制寄存器（ TCR ）
其存储接收FIFO阈值电平，以硬件中启动/停止传输并
软件溢流控制。与FIFO接通就绪寄存器，软件获取的状态
TXRDYn / RXRDYn在一个访问所有的四个端口。片上状态寄存器提供
用户错误指示，运行状态和调制解调器接口控制。系统
中断可以进行定制，以满足用户的要求。内部环回功能
允许车载诊断。
UART的发送数据，发送给它通过外围8位总线，上TXn的信号和
在RXN信号接收字符。字符可以被编程为5位， 6位，
7位或8位。 UART有一个64字节的接收FIFO和发送FIFO和可
程序中断，在不同的触发水平。 UART产生它自己所希望的
波特率根据可编程分频和它的输入时钟。它甚至可以发射，
奇或无奇偶校验， 1 ， 1.5或2个停止位。接收器可以检测到断线，闲置，或取景
错误， FIFO溢流和奇偶校验错误。该发射器可以检测到FIFO下溢流。该
UART还包含调制解调器控制操作的软件界面，并拥有软件
溢流控制和硬件溢流控制能力。
该SC68C752B是LQFP48和HVQFN32封装。
2.特点
双通道具有68模式（摩托罗拉）
μP
接口
高达5兆比特/秒的数据速率
64字节的发送FIFO
64字节的接收FIFO ，错误FL AGS
可编程的，可选择的发送和接收FIFO触发电平DMA和
中断产生
软件/硬件溢流控制
可编程XON / XOFF字符
可编程的自动RTS和自动CTS
可选的数据由佛罗里达州的Xon任何字符流恢复
接收和发送的数据为DMA的信令功能
支持5 V ， 3.3 V和2.5 V操作
恩智浦半导体
SC68C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
可承受5V电压输入专用管脚
1
软件可选波特率发生器
预分频器提供了额外的分频4个功能
工业级温度范围（-40
°C
+85
°C)
快速的数据总线访问时间
可编程的睡眠模式
可编程的串行接口特性
5位， 6位， 7位或8位的字符
偶，奇或无奇偶校验位的产生和检测
1 ，1.5或2个停止位
错误的起始位检测
在正常和睡眠模式，完整的状态报告功能。
行中止的产生和检测
内部测试和环回功能
完全中断优先级控制系统
调制解调器控制功能（ CTS ， RTS ， DSR ， DTR ， RI ，和CD ）
3.订购信息
表1中。
订购信息
包
名字
SC68C752BIB48 LQFP48
SC68C752BIBS
HVQFN32
描述
塑料低廓四方扁平的封装; 48线索;
体7
×
7
×
1.4 mm
VERSION
SOT313-2
类型编号
塑料的热增强型非常薄四方扁平的封装; SOT617-1
没有线索; 32个终端;体5
×
5
×
0.85 mm
1.
对于数据总线引脚D7到D0 ，看
表25 “极限参数” 。
NXP B.V. 2010保留所有权利。
SC68C752B_4
产品数据表
版本04 - 2010年1月20日
2 48
恩智浦半导体
SC68C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
4.框图
SC68C752B
发送
FIFO
注册
D0到D7
读/写
RESET
数据总线
和
控制
逻辑
溢流
控制
逻辑
发送
移
注册
TXA ， TXB
互连公交线路
和
控制信号的
接受
FIFO
注册
接受
移
注册
RXA ， RXB
A0到A3
CS
注册
SELECT
逻辑
溢流
控制
逻辑
DTRS ， DTRB
RTSA ， RTSB
OPA ， OPB
调制解调器
控制
逻辑
IRQ
TXRDYA ， TXRDYB
RXRDYA ， RXRDYB
打断
控制
逻辑
时钟和
波特率
发电机
CTSA ， CTSB
RIA ， RIB
CDA ， CDB
DSRA ， DSRB
002aab017
XTAL1
XTAL2
图1 。
SC68C752B的框图
SC68C752B_4
NXP B.V. 2010保留所有权利。
产品数据表
版本04 - 2010年1月20日
3 48
恩智浦半导体
SC68C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
5.管脚信息
5.1钢钉
43 TXRDYA
39 DSRA
38 CTSA
40 CDA
42 V
CC
41 RIA
D5
D6
D7
RXB
RXA
TXRDYB
TXA
TXB
OPB
1
2
3
4
5
6
7
8
9
37北卡罗来纳州
36 RESET
35 DTRB
34 DTRA
33 RTSA
32 OPA
31 RXRDYA
30 IRQ
北卡罗来纳州29
28 A0
27 A1
26 A2
25北卡罗来纳州
GND 24
002aab018
002aac014
46 D2
R / W 15
45 D1
国开行16
SC68C752BIB48
CS 10
A3 11
北卡罗来纳州12
XTAL1 13
XTAL2 14
GND 17
RXRDYB 18
V
CC
19
DSRB 20
RIB 21
RTSB 22
CTSB 23
图2 。
引脚CON组fi guration为LQFP48
44 D0
48 D4
47 D3
32 D5
31 D4
30 D3
29 D2
28 D1
D6
D7
RXB
RXA
TXA
TXB
OPB
CS
1
2
3
4
5
6
7
8
XTAL1 10
XTAL2 11
R / W 12
GND 13
北卡罗来纳州14
RTSB 15
CTSB 16
9
27 D0
1号航站楼
索引区
25 CTSA
24 RESET
23 RTSA
22 OPA
21 IRQ
20北卡罗来纳州
19 A0
18 A1
17 A2
SC68C752BIBS
A3
透明的顶视图
图3 。
引脚CON组fi guration的HVQFN32
SC68C752B_4
26 V
CC
NXP B.V. 2010保留所有权利。
产品数据表
版本04 - 2010年1月20日
4 48
恩智浦半导体
SC68C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
5.2引脚说明
表2中。
符号
A0
A1
A2
A3
CDA
国开行
引脚说明
针
LQFP48 HVQFN32
28
27
26
11
40
16
19
18
17
9
-
-
I
I
I
I
I
I
地址0选择位。
内部寄存器地址选择。
地址1选择位。
内部寄存器地址选择。
地址2选择位。
内部寄存器地址选择。
地址3 。
A3用于选择通道A或通道B.逻辑低电平选择
通道A和逻辑高电平选择通道B （见
表3 ）
载波检测（低电平有效） 。
这两个输入与UART相关
通道A和通道B的逻辑低电平这些引脚指示携带者
由调制解调器该通道被检测到。这些输入的状态
反映到调制解调器状态寄存器（ MSR ） 。
片选（低电平有效） 。
该引脚使用户之间的数据传输
CPU和SC68C752B用于信道（多个）处理。每个UART
部分（ A，B）是由A 3寻址。看
表3中。
清除发送（低电平有效） 。
这两个输入与UART相关
通道A和通道B的逻辑0 （低）于CTSN引脚指示
调制解调器或数据集已准备好接受来自SC68C752B发送数据。状态
通过读取MSR测试[4]。这些引脚仅影响发送和接收
当自动CTS功能通过增强型功能使操作
注册EFR [ 7 ]硬件溢流控制操作。
数据总线（双向） 。
这些引脚8位，三态数据总线
将信息传送到或从控制的CPU。 D0是最显着的
位和一个发送的网络连接第一个数据位或接收串行数据流。
TYPE
描述
CS
10
8
I
CTSA
CTSB
38
23
25
15
I
I
D0
D1
D2
D3
D4
D5
D6
D7
DSRA
DSRB
44
45
46
47
48
1
2
3
39
20
27
28
29
30
31
32
1
2
-
-
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I
I
数据设置就绪（低电平有效） 。
这些输入与关联
UART通道A和通道B的逻辑0（低）这两个引脚指示
调制解调器或数据集已经上电并准备好与UART的数据交换。
这些输入的状态反映在调制解调器状态寄存器（ MSR ） 。
数据终端就绪（低电平有效） 。
这两个输出与相关联的
个人UART通道A和通道B的逻辑0（低）这两个引脚
表明SC68C752B处于开机状态并准备就绪。这些引脚可
通过调制解调器控制寄存器控制。写逻辑1到MCR [ 0 ]将设置
DTRn输出引脚为逻辑0（低） ，使调制解调器。这些引脚的输出
将逻辑1写入逻辑0 MCR [ 0 ] ，或复位后后。
信号和电源地。
中断请求。
从UART通道A和通道B中断
线或内部，以充当单个的IRQ中断。该引脚转换到
逻辑0 （如果中断使能寄存器使能）每当UART通道（S ）
需要的服务。单个通道中断状态可由下式确定
通过其相关的内部寄存器寻址每个通道，通过CS和
A3 。一个外部上拉电阻必须连接该引脚和V之间
CC
.
DTRA
DTRB
34
35
-
-
O
O
GND
IRQ
17, 24
30
13
[1]
21
I
O
SC68C752B_4
NXP B.V. 2010保留所有权利。
产品数据表
版本04 - 2010年1月20日
5 48
SC68C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，与64字节
FIFO和摩托罗拉
P
接口
牧师03 - 2005年11月29日
产品数据表
1.概述
该SC68C752B是双通用异步接收器/发送器（ UART ）与
64字节的FIFO ，自动硬件/软件溢流控制和数据传输速率高达5兆比特/秒。
该SC68C752B提供了增强的功能。它具有传输控制寄存器（ TCR ）
其存储接收FIFO阈值电平，以硬件中启动/停止传输并
软件溢流控制。与FIFO接通就绪寄存器，软件获取的状态
TXRDY / RXRDY在一个访问所有的四个端口。片内的状态寄存器为用户提供
错误指示，运行状态和调制解调器接口控制。系统中断
可量身定制，以满足用户的要求。内部环回功能使
板载诊断。
UART的发送数据，发送给它通过外围8位总线，在TX信号和
在RX信号接收的字符。字符可以被编程为5位， 6位，
7位或8位。 UART有一个64字节的接收FIFO和发送FIFO和可
程序中断，在不同的触发水平。 UART产生它自己所希望的
波特率根据可编程分频和它的输入时钟。它甚至可以发射，
奇或无奇偶校验， 1 ， 1.5或2个停止位。接收器可以检测到断线，闲置，或取景
错误， FIFO溢流和奇偶校验错误。该发射器可以检测到FIFO下溢流。该
UART还包含调制解调器控制操作的软件界面，并拥有软件
溢流控制和硬件溢流控制能力。
该SC68C752B是LQFP48和HVQFN32封装。
2.特点
s
s
s
s
s
s
双通道与摩托罗拉
P
接口
高达5兆比特/秒的数据速率
64字节的发送FIFO
64字节的接收FIFO ，错误FL AGS
可编程的，可选择的发送和接收FIFO触发电平DMA和
中断产生
软件/硬件溢流控制
x
可编程XON / XOFF字符
x
可编程的自动RTS和自动CTS
可选的数据由佛罗里达州的Xon任何字符流恢复
接收和发送的数据为DMA的信令功能
支持5 V ， 3.3 V和2.5 V操作
5 V容限输入
软件可选波特率发生器
s
s
s
s
s
飞利浦半导体
SC68C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
s
s
s
s
s
s
s
s
s
s
s
预分频器提供了额外的分频4个功能
工业级温度范围（-40
°C
+85
°C)
快速的数据总线访问时间
可编程的睡眠模式
可编程的串行接口特性
x
5位， 6位， 7位或8位的字符
x
偶，奇或无奇偶校验位的产生和检测
x
1 ，1.5或2个停止位
错误的起始位检测
在正常和睡眠模式，完整的状态报告功能。
行中止的产生和检测
内部测试和环回功能
完全中断优先级控制系统
调制解调器控制功能（ CTS ， RTS ， DSR ， DTR ， RI ，和CD ）
3.订购信息
表1：
订购信息
包
名字
SC68C752BIB48 LQFP48
SC68C752BIBS
HVQFN32
描述
塑料低廓四方扁平的封装; 48线索;
体7
×
7
×
1.4 mm
VERSION
SOT313-2
类型编号
塑料的热增强型非常薄四方扁平的封装; SOT617-1
没有线索; 32个终端;体5
×
5
×
0.85 mm
SC68C752B_3
皇家飞利浦电子有限公司2005年版权所有。
产品数据表
牧师03 - 2005年11月29日
2 49
飞利浦半导体
SC68C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
4.框图
SC68C752B
发送
FIFO
注册
D0到D7
读/写
RESET
数据总线
和
控制
逻辑
溢流
控制
逻辑
发送
移
注册
TXA ， TXB
互连公交线路
和
控制信号的
接受
FIFO
注册
接受
移
注册
RXA ， RXB
A0到A3
CS
注册
SELECT
逻辑
溢流
控制
逻辑
DTRS ， DTRB
RTSA ， RTSB
OPA ， OPB
调制解调器
控制
逻辑
IRQ
TXRDYA ， TXRDYB
RXRDYA ， RXRDYB
打断
控制
逻辑
时钟和
波特率
发电机
CTSA ， CTSB
RIA ， RIB
CDA ， CDB
DSRA ， DSRB
002aab017
XTAL1
XTAL2
SC68C752B图1框图
SC68C752B_3
皇家飞利浦电子有限公司2005年版权所有。
产品数据表
牧师03 - 2005年11月29日
3 49
飞利浦半导体
SC68C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
5.管脚信息
5.1钢钉
43 TXRDYA
39 DSRA
38 CTSA
40 CDA
42 V
CC
41 RIA
D5
D6
D7
RXB
RXA
TXRDYB
TXA
TXB
OPB
1
2
3
4
5
6
7
8
9
37北卡罗来纳州
36 RESET
35 DTRB
34 DTRA
33 RTSA
32 OPA
31 RXRDYA
30 IRQ
北卡罗来纳州29
28 A0
27 A1
26 A2
25北卡罗来纳州
GND 24
002aab018
002aac014
皇家飞利浦电子有限公司2005年版权所有。
48 D4
47 D3
46 D2
R / W 15
45 D1
国开行16
SC68C752BIB48
CS 10
A3 11
北卡罗来纳州12
XTAL1 13
XTAL2 14
GND 17
RXRDYB 18
V
CC
19
DSRB 20
RIB 21
RTSB 22
CTSB 23
图2.引脚CON组fi guration为LQFP48
44 D0
32 D5
31 D4
30 D3
29 D2
28 D1
D6
D7
RXB
RXA
TXA
TXB
OPB
CS
1
2
3
4
5
6
7
8
XTAL1 10
XTAL2 11
R / W 12
GND 13
北卡罗来纳州14
RTSB 15
CTSB 16
9
27 D0
1号航站楼
索引区
26 V
CC
25 CTSA
24 RESET
23 RTSA
22 OPA
21 IRQ
20北卡罗来纳州
19 A0
18 A1
17 A2
SC68C752BIBS
A3
SC68C752B_3
透明的顶视图
图3.引脚CON组fi guration的HVQFN32
产品数据表
牧师03 - 2005年11月29日
4 49
飞利浦半导体
SC68C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
5.2引脚说明
表2：
符号
A0
A1
A2
A3
CDA ， CDB
引脚说明
针
LQFP48
28
27
26
11
40, 16
HVQFN32
19
18
17
9
-
I
I
I
I
I
地址0选择位。
内部寄存器地址选择。
地址1选择位。
内部寄存器地址选择。
地址2选择位。
内部寄存器地址选择。
地址3 。
A3用于选择通道A或通道B.逻辑低
选择通道A和逻辑高电平选择通道B （见
表3 ）
载波检测（低电平有效） 。
这两个输入与关联
个人UART通道A和通道B的逻辑低电平这些引脚
表示一个载波已被调制解调器该检测
通道。这些输入的状态反映到调制解调器状态
寄存器（ MSR ） 。
片选（低电平有效） 。
该引脚使能之间的数据传输
用户CPU和SC68C752B用于信道（多个）处理。个人
UART部分（A ， B）由A3解决。看
表3中。
清除发送（低电平有效） 。
这两个输入与关联
个人UART通道A和通道B的逻辑0 （低）的CTS
引脚指示调制解调器或数据集准备接受发送数据
从SC68C752B 。状态通过读取MSR测试[4]。这些
引脚只影响发送和接收操作时，自动CTS
功能通过增强型功能启用寄存器EFR [ 7]
硬件溢流控制操作。
数据总线（双向） 。
这些引脚8位，三态数据总线
将信息传送到或从控制的CPU。 D0是最低
显着的位，并在传输网络第一个数据位或接收串行数据
流。
数据设置就绪（低电平有效） 。
这两个输入与关联
个人UART通道A和通道B的逻辑0（低）就这些
引脚指示调制解调器或数据集上电和准备数据
交流与UART 。这些输入的状态反映到了
调制解调器状态寄存器（ MSR ） 。
数据终端就绪（低电平有效） 。
这两个输出与相关联的
个人UART通道A和通道B的逻辑0（低）就这些
引脚指示SC68C752B处于开机状态并准备就绪。这些引脚
可通过调制解调器控制寄存器来控制。写逻辑1
MCR [ 0 ]将使DTR输出为逻辑0（低） ，使调制解调器。
这些引脚的输出为逻辑1写入逻辑0 MCR [ 0 ]后，
或复位后。
信号和电源地。
中断请求。
从UART通道A和通道B中断
线或内部，以充当单个的IRQ中断。该引脚
转换为逻辑0 （如果中断使能寄存器）
每当UART通道（S ）进行维修。单独通道
中断状态可以通过针对每个信道确定
其相关的内部寄存器，通过CS和A3 。一个外部上拉
电阻器必须连接该引脚和V之间
CC
.
TYPE
描述
CS
10
8
I
CTSA ， CTSB
38, 23
25, 15
I
D0到D7
44 ， 45 ， 46 ， 27 ， 28 ， 29 ， I / O
47, 48, 1, 30, 31, 32,
2, 3
1, 2
39, 20
-
I
DSRA ， DSRB
DTRA ， DTRB
34, 35
-
O
GND
IRQ
17, 24
30
13
21
I
O
SC68C752B_3
皇家飞利浦电子有限公司2005年版权所有。
产品数据表
牧师03 - 2005年11月29日
5 49
QQ：2880707522 复制
