【集成电路SC28L194四UART的3.3V和5V电源电压初步speci fi cation取代19】,IC型号SC28L194A1BE,SC28L194A1BE PDF资料,SC28L194A1BE经销商,ic,电子元器件-51电子网

集成电路

SC28L194

四UART的3.3V和5V电源

电压

初步speci fi cation

取代1995年的数据12月14日

IC19数据手册

1998年9月21日

飞利浦

半导体

飞利浦半导体

初步speci fi cation

四UART的3.3V和5V电源电压

SC28L194

描述

飞利浦28L194四UART是一款单芯片CMOS -LSI

通信设备，可提供4全双工异步

频道显著更深16字节的FIFO ，自动带

使用XON / XOFF字符流控制由用户定义和

解决的唤醒模式的认可。同步总线

接口用于主机和夸脱之间的所有通信。它

正在制作中的艺术CMOS技术飞利浦状态

结合了低成本，高密度，低功耗的优点

消费。

每个接收器和发送器的工作速度可以是

从一个22的固定波特率，一个16X时钟独立地选

从一两个可编程的波特率计数器或一个衍生

三个外部16X时钟（可在1个时钟速率1 ）。波特

率发生器和计数器可以直接从晶体或操作

从七个其他外部或内部时钟输入。的能力，以

独立编程的接收机的操作速度和

发射器使得在Quad的UART为双特别有吸引力的

高速全双工通道的应用，如集群终端

系统。该接收器和发射器与缓冲的FIFO中

16个字符，以尽量减少潜在的接收器溢出，并

减少中断开销。另外，一个信号交换能力和

在带内被提供的流量控制来禁用远程UART

发射时，接收缓冲区已满或接近。

为了最大限度地减少中断开销中断仲裁系统

其中包括报告UART中断通过上下文

直接访问或通过中断向量的修改。该

中断的情况下被报告为信道号，类型

设备中断（接收器COS等），以及用于发射器或

接收器，所述FIFO的填充程度。

在Quad UART提供了电源关断模式，其中

振荡器停振，但寄存器的内容保持不变。这

结果在几个数量级降低功耗

震级。四路UART完全兼容TTL的时候

从单一+ 5V或3.3V电源供电。工作在3.3V

或5.0V保持与CMOS接口电平。

特点

单3.3V和5.0V电源

飞利浦四大行业标准的全双工UART通道

十六个字节的FIFO接收每个UART

十六个字节的发送FIFO中的每个UART

在带流量控制采用可编程XON / XOFF字符

使用CTSN RTSN硬件握手流控

自动地址检测的多点模式

三个字节通用字符识别

高速数据总线， 15 ns的数据总线释放时间， 125 ns的总线周期时间

可编程的中断优先级

自动识别最高优先级的中断标志

全局中断控制寄存器，便于设置和中断

向量中断，具有可编程的中断向量格式

- 中断向量修改与通道数

- 中断向量修改与通道数和通道类型

- 中断向量不能修改

处理

IACKN和DACKN信号引脚

看门狗定时器对每个接收器（ 64接收时钟计数）

可编程的数据格式：

- 5至8个数据位加上奇偶

- 奇，甚至强迫或无奇偶校验

- 1 ， 1.5或2个停止位

灵活的波特率选择的接收器和发射器：

- 22固定利率; 50 - 230.4K波特或100 460.8K波特

- 其他非标准速率为500K波特与内部

发电机

- 两个重载-柜台提供额外的可编程波特率

新一代率

- 外部1x或16x的时钟输入

- 简化的波特率选择

用途

统计多路复用器

数据集中器

- 分组交换网

过程控制

- 建筑或工厂控制

- 实验室数据收集

- ISDN前端

计算机网络

销售点的终端

1 MHz的1倍和16倍的数据传输速率全双工的所有通道。

奇偶校验，帧和溢出错误检测

错误的起始位检测

线断线检测和生成

可编程通道模式

- 正常（全双工）

- 诊断模式

自动回声

本地环回

表现感情回环

汽车电子，驾驶室和发动机控制

娱乐系统

- MIDDI键盘控制音乐系统

- 剧院照明控制

每个UART四个I / O端口，调制解调器控制，时钟， RTSN ， I / O ，

等等

- 所有的I / O端口配备了“改变国家的探测器”

终端服务器

- 电脑打印机/绘图仪链接

两个全局输入和通用两家全球输出I / O

掉电模式

片上晶体振荡器， 2-8兆赫

TTL输入电平。输出完整的V之间切换

和V

高速CMOS技术

80引脚薄型四方扁平封装LQFP封装和68引脚PLCC

1998年9月21日

注意：

在VSS - IC和Vcc_i是输入和噪声敏感的电路。在3至6纳秒的范围和内TTL电平输入SCLK信号可

改变预期的读写功能。在VSS _o和_o的Vcc引脚用于高电流驱动器。去耦电容应使用

尽量靠近器件的电源引脚放置。

地址位A6的是不使用。请参阅“主机接口”部分。

4 Vss_ic ， 4 Vcc_i ， 4 Vss_o ， 2 Vcc_o ， 2Vcc_c

1998年9月21日

引脚分配

引脚 - 68引脚封装

销刀豆网络gurations

订购代码

飞利浦半导体

80引脚塑料薄型四方扁平封装（ LQFP ）

68引脚塑料有引线芯片载体（ PLCC ）

四UART的3.3V和5V电源电压

TXDB

RXDB

I/O3b

I/O2b

Vss_ic

VCC_I

VCC_O

I/O1b

I/O0b

TXDA

RXDA

VSS_O

I/O3a

I/O2a

I/O1a

I/O0a

DACKN

CEN

W_RN

VCC_I

VCC_C

Vss_ic

套餐

VSS_O

Gout1

I/O3d

Gout0

I/O2d

I/O1d

I/O0d

Gin1

Gin0

RESETN

Vss_ic

VCC_I

VCC_C

TXDD

RXDD

TXDC

RXDC

I/O3c

I/O2c

VSS_O

I/O1c

I/O0c

68引脚PLCC

顶视图

SCLK

VSS_O

IACKN

IRQN

VCC_I

Vss_ic

VCC_O

图1.引脚配置

4 Vss_ic ， 4 Vcc_i ， 4 Vss_o ， 2 Vcc_o ， 2Vcc_c

引脚分配

引脚 - 80引脚薄型封装

20-23

= 3.3V

±10%

SC28L194A1BE

产业

-40 ° C至+ 85°C

SC28L194A1A

RXDD

TXDC

RXDC

I/O3c

I/O2c

I/O1c

I/O0c

TXDB

TXDA

VSS_O

RXDB

I/O3b

I/O2b

Vss_ic

VCC_I

VCC_O

I/O1b

I/O0b

RXDA

VSS_O

I/O3a

I/O2a

I/O1a

80引脚LQFP

顶视图

39-41

SC28L194A1BE

产业

-40 ° C至+ 85°C

= 5V

±10%

SC28L194A1A

VCC_I

Gin1

Gin0

VCC_I

TXDD

Vss_ic

VCC_O

VSS_O

Gout1

I/O3d

Gout0

I/O2d

I/O1d

I/O0d

Vss_ic

VCC_C

RESETN

SD00544

初步speci fi cation

78-80

61-62

SC28L194

SOT315-1

SOT188-3

DWG ＃

I/O0a

CEN

SCLK

VCC_I

DACKN

W_RN

VCC_C

IRQN

VSS_O

Vss_ic

IACKN

飞利浦半导体

初步speci fi cation

四UART的3.3V和5V电源电压

SC28L194

助记符

TYPE

描述

SCLK

主系统时钟。在主机接口和时钟的内在逻辑来时操作。必须大于

最高X1的频率的两倍，计数器/定时器， TXC （1倍）或RXC （ 1×）的输入频率。

芯片选择：低电平有效。当断言，允许I / O由主机CPU来QUART寄存器的访问。 W_RN信号

指示方向。（必须

不活跃IACKN周期）

地址线（A [6]

不

使用。请参阅“主机接口” ）

8位双向数据总线。携带28L194和主机CPU之间的命令和状态信息。

用于传送并行数据的主机CPU和28L194之间的串行I / O的

CEN

A(7:0)

D(7:0)

I / O

W_RN

写读不控制：当高表示主机CPU将写入28L194寄存器或发送FIFO 。

当低时，表示读周期。 0 =读; 1 =写

数据确认：低电平有效。当断言，它预示着，配电线路的最后一个传输完成。

开漏需要一个上拉器件。

中断请求：低电平有效。当断言，表明28L194需要的服务，为待定

中断（ S）。

开漏需要一个上拉器件。

DACKN

IRQN

IACKN

中断应答：低电平有效。当断言，表示主机CPU已经开始中断

应答周期。

（不要在IACKN循环使用CEN ）

发送数据：从4个UART串行输出。

接收数据：串行输入， 4个UART

TD（ a至d ）

RD （ a至d ）

I/O0(a-d)

I/O1(a-d)

I/O2(a-d)

I/O3(a-d)

杜松子酒（1： 0）

I / O

输入/输出0 ：多用的输入或输出引脚的UART 。

输入/输出1 ：多用的输入或输出引脚的UART 。

输入/输出2 ：多用的输入或输出引脚的UART 。

输入/输出3 ：多用的输入或输出引脚的UART 。

全球通用输入，可用于任何/所有通道。

全球通用的输出，可从任何通道。

痛风（1： 0）

RESETN

主复位：低电平有效。必须置在上电时，并且可以被断言在其他时间复位并

重新启动系统。

请参阅“重设条件”在寄存器映射结束。

最小宽度10 SCLK 。

晶体1或通信时钟：该引脚可以连接到一个2-8 MHz晶体的一侧上。它可能

另外通过在该频率范围内的外部时钟来驱动。标准频率= 3.6864兆赫

X1/CCLK

晶体2：如果使用晶体，这是连接到所述第二终端。如果时钟信号驱动X1时，此引脚

必须悬空。

16引脚共8引脚Vss的， 8引脚的Vcc

电源

注意：

1.许多输出引脚会有非常快的边缘，特别是当轻负载（小于20 PF ）。这些边缘可能会移动一样快， 1 3 ns下降

或者上升时间。用户必须了解可能产生振铃和反射对不当终止互连。看

以前的记下的引脚分配SCLK的噪音。

引脚说明

符号

AMB

英镑

参数

等级

单位

°C

工作环境温度

存储温度范围

电压V

到V

SS4

范围

见注3

-65到+150

-0.5到+7.0

2.87

从任一引脚V电压

-0.5到V

+ 0.5

封装功耗（ PLCC ）

封装功耗（ LQFP ）

降额系数高于25° C（ PLCC封装）

降额系数高于25° C（ LQFP封装）

毫瓦/°C的

注意事项：

1 ，超出上述绝对最大额定值可能会导致器件永久性损坏。这是一个值仅为

该设备在这些或以上的任何其他条件的功能操作本说明书中的操作部分表示是

不是暗示。

2.对于在高温下操作，设备必须基于+ 150 ° C的最高结温降额。

3.参数是有效的，规定的温度范围内。请参阅订购信息表，适用温度范围和工作

电源电压范围。

4.本产品包括专为器件内部的过度静态破坏作用的protewction电路设计

费。

1998年9月21日

绝对最大额定值

飞利浦半导体

初步speci fi cation

四UART的3.3V和5V电源电压

SC28L194

框图

全双工UART通道

中断仲裁

数据驱动器和调制解调器接口

时序和波特率

发电机

I / O端口时序和

接口

主机接口

全双工UART通道

输入缓冲器和输出驱动器

框图SC28L194

图2.框图

如图所示的框图，在Quad UART包括一个

中断仲裁器，主机接口，时序模块和4个UART通道

块。四个通道块独立运作，互动

只与定时，主机I / F和中断块。

SD00524

异步总线周期

在异步模式中，需要在芯片的一个总线周期内选择

（CEN ），用于在每次读或写操作的芯片。没有更多的动作将发生

上车后， C4的时间，直到CEN返回高。

同步总线周期

在同步方式下的读或写操作来完成，每四个

在SCLK周期。 CEN不需要循环，但必须保持

低，以保持同步访问活动的。这提供了一个脉冲串

访问该芯片的模式。

在这两种情况下在每次读或写操作（ S）将在完成

四（4 ）个SCLK周期。在这两种模式的区别是只有那

异步模式下不会开始另一个总线周期，如果CEN

保持积极的四个内部SCLK完成后，国内

SCLK的四个阶段后，异步周期将结束

不管多久CEN保持活跃

在所有情况下的内部操作将终止在撤出

CEN 。同步CEN周期比4 SCLK的倍数短

周期减1 SCLK和异步CEN周期短于4

SCLK周期可能会造成短期的读或写周期和生产

损坏的数据传输。

功能说明

该SC28L194由几个功能模块：

同步主机接口模块

由一个共同的波特率发生器的时序块

4个相同的独立的全双工UART通道块

中断仲裁系统评估竞争者24

I / O端口控制部分和状态检测的变化。

概念性概述

主机接口

主机接口是由信号引脚CEN ，W / RN ，

IACKN ， DACKN ， IRQN SCLK和提供所有对数据的控制

主机的外部和内部数据总线之间传输

和夸脱。主机接口工作在同步模式

与系统（SCLK ），其已被设计有额定

33兆赫工作频率。该接口工作在任一

两种模式;

同步

异步

在SCLK但是

在夸脱内的总线周期

总是

发生在4 SCLK

CEN后周期是公认的。这四个周期是C1，C2

C 3，示出在时序图中的C4周期。 DACKN总是

发生在C4的时间和18纳秒后发生约

上升C4的边缘。

解决夸脱的各种功能是通过

地址总线A（ 7 ： 0 ）。为了保持向上兼容

SC28L / C198 Octart的8位地址仍然被定义为这样。

但是A（ 6 ）不使用，在内部连接到Vss

（接地）。该引脚，因此，不包括在引脚图。该

地址空间是由一种受控的（5:0 ）和A（ 7）。 A [ 7] ，在通常的

意义上，用于分离从所述电路的数据部分

控制部分。

1998年9月21日

做22行业标准的波特率和2个16位计数器

使用非标准的波特率产生

定时电路

定时块由一个晶体振荡器，一个固定波特率的

发生器（ BRG ），基于对可编程的16位寄存器

计数器。缓冲区为系统时钟产生内部定时

过程不直接涉及串行数据流。

晶体振荡器

晶体振荡器的工作直接由晶体之间调整

1.0和8.0兆赫，跨接在X1 / CCLK和X2的输入端与

最少的外部元件。 BRG值列出的时钟

选择寄存器对应于3.6864 MHz的晶振频率。利用

一个7.3728 MHz的晶体将增加一倍的通信时钟

频率。

在100千赫至10兆赫的频率范围内的外部时钟可以

被连接到X1 / CCLK 。如果使用外部时钟的，而不是

水晶， X1 / CCLK

必须

是驱动和X2悬空。 X1时钟

作为波特率发生器的基本时序参考

（ BRG ），并提供给BRG定时器。 X1振荡器输入