【SC16C652B5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大），与32字】,IC型号SC16C652BIB48,SC16C652BIB48 PDF资料,SC16C652BIB48经销商,ic,电子元器件-51电子网

SC16C652B

5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大），与

32字节的FIFO和红外线（ IrDA）编码器/解码器

牧师03 - 2004年12月10日

产品数据

1.描述

该SC16C652B是一个2通道通用异步收发器

（UART）用于串行数据通信。它的主要功能是将

并行数据转换成串行数据，反之亦然。 UART可处理的串行数据速率

高达5兆比特/秒。该SC16C652B的管脚与SC16C2550兼容。它会

电的功能等效于16C2450 。该SC16C652B提供

增强型UART功能： 32字节FIFO ，调制解调器控制接口， DMA模式

数据传输和IrDA编码器/解码器。 DMA方式的数据传送控制

受FIFO触发点，TXRDY和RXRDY信号。片内的状态

寄存器提供错误指示和运行状态的用户。系统

中断和调制解调器控制功能可以通过软件进行定制，以满足特定连接的

用户的要求。内部环回功能使车载诊断。

提供独立的可编程波特率发生器来选择发送和

接收波特率。

该SC16C652B工作在5 V ， 3.3 V和2.5 V和工业级温度

范围内，并且是在塑料LQFP48可用的和非常小的（微UART） HVQFN32

包。

2.特点

2通道UART

5 V ， 3.3 V和2.5 V操作

5 V容限输入

工业级温度范围（-40

°C

+85

°C)

引脚和LQFP48封装功能兼容16C2450和软件

与行业标准的16C450 ， 16C550和SC16C650兼容

高达5 Mbit / s的数据速率为5 V和3.3 V和3 Mbit / s的2.5 V

32字节的发送FIFO ，以减少外部CPU的带宽需求

32字节的接收FIFO错误佛罗里达州AGS ，以减少的带宽要求

外部CPU

独立的发送和接收UART控制

四个可选的接收和发送FIFO中断触发水平

自动软件（ XON / XOFF ）和硬件（ RTS / CTS ）溢流控制

可编程XON / XOFF字符

软件可选波特率发生器

标准调制解调器接口或红外IrDA编码器/解码器接口

支持IrDA 1.0版（高达115.2 kbit / s的）

睡眠模式

飞利浦半导体

SC16C652B

双UART，具有32字节FIFO和IrDA编码器/解码器

标准异步错误和帧位（起始，停止位，奇偶溢出

休息）

发送，接收，线路状态和数据设置中断独立控制

完全可编程的字符格式：

5 ，6，7 ，或8位的字符

偶，奇或无奇偶格式

1, 1

或2个停止位

波特率产生（DC到5兆位/秒）

假起始位检测

完整的状态报告功能

双向数据总线和控制总线三态输出TTL驱动能力。

行中止的产生和检测

内置诊断功能：

对于通信链路故障隔离的环回控制

优先级的中断控制系统

调制解调器控制功能（ CTS ， RTS ， DSR ， DTR ， RI ， CD）。

3.订购信息

表1：

订购信息

包

名字

SC16C652BIB48

SC16C652BIBS

LQFP48

HVQFN32

描述

塑料低廓四方扁平的封装; 48线索;体7

1.4 mm

塑料的热增强型非常薄四方扁平的封装;没有线索;

32个终端;体5

0.85 mm

VERSION

SOT313-2

SOT617-1

类型编号

9397 750 14452

产品数据

牧师03 - 2004年12月10日

2 44

飞利浦半导体

SC16C652B

双UART，具有32字节FIFO和IrDA编码器/解码器

4.框图

SC16C652B

发送

FIFO

D0–D7

IOR

IOW

RESET

数据总线

和

控制逻辑

溢流

控制

逻辑

发送

移

TXA ， TXB

编码器

互连公交线路

和

控制信号的

接受

FIFO

接受

移

RXA ， RXB

A0–A2

CSA

CSB

SELECT

逻辑

溢流

控制

逻辑

解码器

DTRA ， DTRB

RTSA ， RTSB

OP2A ， OP2B

调制解调器

控制

逻辑

打断

控制

逻辑

时钟和

波特率

发电机

INTA ， INTB

TXRDYA ， TXRDYB

RXRDYA ， RXRDYB

CTSA ， CTSB

RIA ， RIB

CDA ， CDB

DSRA ， DSRB

002aaa592

XTAL1

XTAL2

图1 SC16C652B框图。

9397 750 14452

产品数据

牧师03 - 2004年12月10日

3 44

飞利浦半导体

SC16C652B

双UART，具有32字节FIFO和IrDA编码器/解码器

5.管脚信息

5.1钢钉

43 TXRDYA

39 DSRA

38 CTSA

40 CDA

RXB

RXA

TXRDYB

TXA

TXB

OP2B

37北卡罗来纳州

42 V

41 RIA

48 D4

47 D3

46 D2

45 D1

44 D0

36 RESET

35 DTRB

34 DTRA

33 RTSA

32 OP2A

31 RXRDYA

SC16C652BIB48

30 INTA

29 INTB

28 A0

27 A1

26 A2

25北卡罗来纳州

CSA 10

公务员事务局11

北卡罗来纳州12

XTAL1 13

XTAL2 14

IOW 15

国开行16

GND 17

RXRDYB 18

IOR 19

DSRB 20

RIB 21

RTSB 22

CTSB 23

北卡罗来纳州24

002aaa593

图2 LQFP48引脚CON组fi guration 。

32 D5

31 D4

30 D3

29 D2

28 D1

RXB

RXA

TXA

TXB

OP2B

CSA

27 D0

1号航站楼

索引区

25 CTSA

24 RESET

23 RTSA

22 OP2A

21 INTA

20 INTB

19 A0

18 A1

17 A2

CTSB 16

002aaa865

SC16C652BIBS

（ TOP VIEW ）

XTAL1 10

XTAL2 11

IOW 12

GND 13

IOR 14

图3. HVQFN32引脚CON组fi guration （透明顶视图）。

9397 750 14452

产品数据

牧师03 - 2004年12月10日

RTSB 15

CSB

26 V

4 44

飞利浦半导体

SC16C652B

双UART，具有32字节FIFO和IrDA编码器/解码器

5.2引脚说明

表2：

符号

CSA ，

CSB

10, 11

引脚说明

针

LQFP48 HVQFN32

8, 9

地址0选择位。

内部寄存器地址选择。

地址1选择位。

内部寄存器地址选择。

地址2选择位。

内部寄存器地址选择。

片选A，B （低电平有效）。

此功能与个体相关联的

渠道，从A到B.这些引脚使用户CPU之间的数据传输

和SC16C652B用于信道（多个）处理。每个UART （A ，

B）通过提供一个逻辑0在相应的CSA ， CSB引脚来寻址。

数据总线（双向）。

这些引脚8位，三态数据总线

将信息传送到或从控制的CPU。 D0是最显着的

位和一个发送的网络连接第一个数据位或接收串行数据流。

信号和电源地。

中断A， B（三态）。

此功能与信道相关联

中断， INTA ， INTB 。 INTA ， INTB使能时， MCR位3设置为逻辑1 ，

中断的中断使能寄存器（ IER ）启用，并且处于活动状态时

中断条件存在。中断条件包括：接收错误，可用

接收缓冲区的数据，发送缓冲区为空，或者当一个调制解调器状态FL AG是

检测到。

读选通（低电平选通）。

该引脚上的逻辑0将加载

内部寄存器德网络地址所定义的内容，位A0 -A2到

SC16C652B数据总线（ D0-D7 ），用于通过外部CPU访问。

写选通（低电平选通）。

该引脚上的逻辑0时将转移

从外部CPU的数据总线（ D0-D7 ）的内容传送到一个内部寄存器，该

是德网络地址位A0 -A2定义。

输出2 （用户自定义网络）。

此功能与通道A相关

B.通过这些引脚（S ）的状态都去网络用户通过MCR定义

寄存器位3 ，INTA和INTB设置成有效模式，OP2为逻辑0时

MCR [ 3 ]被设置为逻辑1 ，INTA和INTB设置为三态模式中，OP2为一

逻辑1时， MCR [ 3 ]设置为逻辑0。见第3位，调制解调器控制寄存器

（MCR [3]）。由于这些位控制INTA ， INTB的操作和OP2两个

输出，只有一个功能，应使用一次， INT或OP2 。

复位（高电平有效）。

该引脚上的逻辑1将复位内部寄存器和所有

的输出。 UART发送器的输出和接收机输入端将被禁用

在复位期间。（见

第7.11节“ SC16C652B外部复位状态”

为

初始化的细节。）

接收就绪A，B （低电平有效）。

此功能提供了RX FIFO / RHR

个人身份接收通道（A -B ）。 RXRDYn主要为

监测DMA模式1传输接收数据FIFO 。逻辑0表示

有一个接收数据读取/上载，也就是接收准备就绪状态的一个或多个

RX字符的FIFO / RHR可用。该引脚为逻辑1时，

FIFO / RHR为空或者编程的触发点还没有达到。

这个信号也可用于单模式传输（DMA模式0）。

类型描述

D0-D7

44-48,

1-3

30, 29

27-32 ， 1-2个I / O

GND

INTA ，

INTB

21, 20

IOR

IOW

OP2A,

OP2B

32, 9

22, 7

RESET

RXRDYA ， 31 ， 18

RXRDYB

9397 750 14452

产品数据

牧师03 - 2004年12月10日

5 44