SC16C2552
双UART，具有16字节的发送和接收FIFO
牧师03 - 2003年6月20日
产品数据
1.描述
该SC16C2552是一个双通道通用异步收发器
（UART）用于串行数据通信。它的主要功能是将
并行数据转换成串行数据，反之亦然。 UART可处理的串行数据速率
高达5兆比特/秒。
该SC16C2552的管脚与PC16C552和ST16C2552兼容。它会
电的功能等效于16C2450 。该SC16C2552提供
增强型UART功能：16字节FIFO ，调制解调器控制接口， DMA模式
数据传输和并发写入控制两个通道的寄存器。在DMA
模式数据传输受FIFO触发水平和RXRDY和控制
TXRDY信号。片内的状态寄存器为用户提供错误指示和
操作状态。系统中断和调制解调器控制功能，可通过定制
软件，以满足特定连接的C用户的需求。内部环回功能使
板载诊断。提供独立的可编程波特率发生器
选择发送和接收波特率。
该SC16C2552工作在5 V，3.3 V和2.5 V ，而工业级温度
范围内，并且可在一个塑料PLCC44封装。
2.特点
s
s
s
s
s
s
s
s
s
s
s
s
s
s
工业级温度范围（-40
°C
+85
°C)
5 V ， 3.3 V和2.5 V操作
引脚至引脚和功能兼容PC16C552 ， ST16C2552
软件兼容INS8250 ， NS16C550兼容
高达5兆比特/秒的数据速率在2.5伏5伏和3伏，和3位/秒
16字节的发送FIFO
16字节的接收FIFO ，错误FL AGS
独立的发送和接收UART控制
四个可选的接收FIFO中断触发水平;科幻固定的XMIT FIFO中断
触发电平
调制解调器控制信号（ CTS ， RTS ， DSR ， DTR ， RI ， CD）
通过包DMA操作和DMA监控I / O引脚， TXRDY / RXRDY
UART内部寄存器的A和B可以同时写
多功能输出允许多个软件包的功能更少的I / O引脚
可编程的字符长度（ 5 ， 6 ， 7 ， 8 ） ，与偶，奇或无奇偶校验
飞利浦半导体
SC16C2552
双UART，具有16字节的发送和接收FIFO
5.管脚信息
5.1钢钉
1 TXRDYA
41 DSRA
D5
D6
D7
7
8
9
40 CTSA
42 CDA
44 V
CC
43 RIA
6 D4
5 D3
4 D2
3 D1
2 D0
39 RXA
38 TXA
37 DTRA
36 RTSA
35 MFA
A0 10
XTAL1 11
GND 12
XTAL2 13
A1 14
A2 15
CHSEL 16
INTB 17
SC16C2552IA44
34 INTA
33的Vcc
32 TXRDYB
31 RIB
30国开行
29 DSRB
CS 18
MFB 19
IOW 20
RESET 21
GND 22
RTSB 23
IOR 24
RXB 25
TXB 26
DTRB 27
CTSB 28
002aaa124
图2. PLCC44脚CON组fi guration 。
5.2引脚说明
表2：
符号
A2-A0
CHSEL
引脚说明
针
10, 14,
15
16
TYPE
I
I
描述
寄存器选择。
A0 A2中时读取和写入操作，用于选择UART
寄存器读取或写入。
通道选择。
UART通道A或B选择该引脚时的逻辑状态
在CS为逻辑0。 CHSEL为逻辑0时选择UART通道“B” ，而逻辑1
选择UART通道'A' 。
片选（低电平有效） 。
此功能是选择通道'A'或' B' ，按照
与CHSEL引脚的逻辑状态。这允许数据的传送
用户CPU和SC16C2552或SC16C2552和CPU进行的信道选
通过CHSEL 。 MF [0]将覆盖CHSEL ，而在写入周期模式，从而允许用户
写两个通道同时注册一个写周期。
数据总线（双向） 。
这些管脚是8位， 3态数据总线用于传送
信息或来自用于控制的CPU 。 D0是最显着的一点和FI RST
在发送数据位或者接收串行数据流。
信号和电源地。
CS
18
I
D0-D7
2-9
I / O
GND
12, 22
I
9397 750 11636
皇家飞利浦电子有限公司2003年版权所有。
产品数据
牧师03 - 2003年6月20日
3 38
飞利浦半导体
SC16C2552
双UART，具有16字节的发送和接收FIFO
表2：
符号
INTA ， INTB
引脚说明
- 续
针
34, 17
TYPE
O
描述
中断A，B （高电平有效） 。
此功能与信道相关联
中断， INTA ， INTB 。 INTA ， INTB使能时， MCR位3设置为逻辑1 ，
中断的中断使能寄存器（ IER ）使能，当中断
条件存在。中断条件包括：接收错误，可接收缓冲器
数据的发送缓冲区为空，或者检测到调制解调器的状态FL公司的时候。
读选通（低电平有效） 。
该引脚上的逻辑0将加载的内容
内部寄存器德网络地址位A0 -A2定义到SC16C2552数据总线（ D0 - D7 ）
通过外部CPU访问。
写选通（低电平有效） 。
该引脚上的逻辑0时将传递的内容
数据总线（ D0-D7 ）从外部CPU以一个内部寄存器被德音响定义由
地址位A0 -A2 。
多功能A，B。
这个功能是与单独的通道相关联的功能， “A”
或“B” 。用户可编程的位1-2的复用功能寄存器（ AFR ） ，选择
这两个引脚上的信号功能或输出。 OP2 （中断使能） ， BAUDOUT和RXRDY
是可以由空燃比被选择信号的功能。这些信号的功能
描述如下：
OP2.
当OP2 （中断输出使能功能）被选择时，对MF管脚为逻辑1
当INTA ， INTB设置为三态模式（禁用） ，或逻辑0时INTA ， INTB
被使能。 （见MCR [3] ）。一个逻辑1是默认的信号条件下，可
下一个主复位或上电时。
BAUDOUT 。
当BAUDOUT功能被选择时，16倍的波特率时钟的输出是
可在这个引脚。
RXRDY 。
RXRDY主要用来监测DMA模式1传输的
接收数据FIFO 。逻辑0表示没有接收数据读取/卸载，也就是说，
与FIFO / RHR中有一个或多个RX字符接收准备就绪状态。这
引脚为逻辑1时， FIFO / RHR为空或者编程的触发点
还没有达到。这个信号也可用于单模式传输（DMA
模式0）。
IOR
24
I
IOW
20
I
MFA ， MFB
35, 19
O
RESET
21
I
复位（高电平有效） 。
该引脚上的逻辑1将复位内部寄存器和所有的
输出。 UART发送器输出和接收器输入在被禁用
复位时间。 （见
第7.11节“ SC16C2552外部复位条件”
用于初始化
详细信息。 ）
发送就绪A，B （低电平有效） 。
这些输出提供TX FIFO / THR状态
每个发送通道（A -B ） 。 TXRDYn主要用于监视
DMA模式1传输的发送数据FIFO 。每个通道的TXRDYA ，
TXRDYB缓冲区就绪状态由逻辑0，即表示，至少一个单元为空
并且在FIFO或THR可用。该引脚为逻辑1时，有没有更多的
在FIFO或THR空位置。这个信号也可用于单模式
传输（DMA模式0 ） 。
电源输入。
晶振或外部时钟输入。
用作晶体输入或外部时钟
输入。晶体可连接在此引脚和XTAL2之间构成一个内部
振荡器电路。另外，外部时钟可以连接到该引脚提供
定制的数据速率。 （见
第6.5节“可编程的波特率发生器”）。
输出晶振或缓冲时钟。
（见XTAL1 ）晶体
振荡器输出或缓冲时钟输出。应保持开放，如果一个外部时钟
连接到XTAL1 。
载波检测（低电平有效） 。
这两个输入与UART相关
B.通过通道A上该引脚为逻辑0表明承运人已通过检测
调制解调器该通道。
皇家飞利浦电子有限公司2003年版权所有。
TXRDYA ，
TXRDYB
1, 32
O
V
CC
XTAL1
33, 44
11
I
I
XTAL2
13
O
CDA ， CDB
42, 30
I
9397 750 11636
产品数据
牧师03 - 2003年6月20日
4 38
飞利浦半导体
SC16C2552
双UART，具有16字节的发送和接收FIFO
表2：
符号
引脚说明
- 续
针
40, 28
TYPE
I
描述
清除发送（低电平有效） 。
这两个输入与UART相关
通道A-B有关的CTS引脚为逻辑0表示modem或数据集
准备从SC16C2552接受发送数据。状态通过读取测试
MSR[4].
数据设置就绪（低电平有效） 。
这两个输入与UART相关
通道A- B有关。该引脚为逻辑0表示modem或数据集
上电和准备好与UART的数据交换。
数据终端就绪（低电平有效） 。
这两个输出与个体相关联的
UART通道A- B有关。该引脚为逻辑0表示SC16C2552是
上电和准备。该引脚可通过调制解调器控制寄存器来控制。
写逻辑1到MCR [ 0 ]将使DTR输出为逻辑0 ，使调制解调器。这
引脚为逻辑1写入逻辑0 MCR [ 0 ] ，或复位后后。
振铃指示（低电平有效） 。
这两个输入与UART相关
通道A- B有关。该引脚为逻辑0表明调制解调器已收到铃声
来自电话线路的信号。在这个输入引脚为逻辑1时的过渡将产生
中断。
请求发送（低电平有效） 。
这两个输出与UART相关
通道A-B有关的RTS引脚为逻辑0表示接收准备
接收数据。写入逻辑1的调制解调器控制寄存器MCR [ 1 ]将设置该引脚为
逻辑0时，表示该接收器准备好接收数据。复位后，该引脚会
设定为逻辑1 。
接收数据A，B。
这些输入与串行通道的数据相关联
在SC16C2552接收输入电路， A-B 。 RX信号将是一个逻辑1，复位过程中，
空闲状态（无数据）时，或当发射器处于关闭状态。在局部环回模式中，所述
RX引脚被禁用， TX数据连接到UART RX输入，在内部。
传输数据A，B。
这些输出与串行发送相关
从SC16C2552信道的数据。 TX信号为逻辑1复位，空闲（无
数据）时，或当发射器处于关闭状态。在局部环回模式中，TX
输出引脚被禁止，TX数据内部连接到UART RX输入。
CTSA ， CTSB
DSRA ， DSRB 41 ， 29
I
DTRA ， DTRB
37, 27
O
RIA ， RIB
43, 31
I
RTSA ， RTSB
36, 23
O
RXA ， RXB
39, 25
I
TXA ， TXB
38, 26
O
9397 750 11636
皇家飞利浦电子有限公司2003年版权所有。
产品数据
牧师03 - 2003年6月20日
5 38
SC16C2552
双UART，具有16字节的发送和接收FIFO
牧师03 - 2003年6月20日
产品数据
1.描述
该SC16C2552是一个双通道通用异步收发器
（UART）用于串行数据通信。它的主要功能是将
并行数据转换成串行数据，反之亦然。 UART可处理的串行数据速率
高达5兆比特/秒。
该SC16C2552的管脚与PC16C552和ST16C2552兼容。它会
电的功能等效于16C2450 。该SC16C2552提供
增强型UART功能：16字节FIFO ，调制解调器控制接口， DMA模式
数据传输和并发写入控制两个通道的寄存器。在DMA
模式数据传输受FIFO触发水平和RXRDY和控制
TXRDY信号。片内的状态寄存器为用户提供错误指示和
操作状态。系统中断和调制解调器控制功能，可通过定制
软件，以满足特定连接的C用户的需求。内部环回功能使
板载诊断。提供独立的可编程波特率发生器
选择发送和接收波特率。
该SC16C2552工作在5 V，3.3 V和2.5 V ，而工业级温度
范围内，并且可在一个塑料PLCC44封装。
2.特点
s
s
s
s
s
s
s
s
s
s
s
s
s
s
工业级温度范围（-40
°C
+85
°C)
5 V ， 3.3 V和2.5 V操作
引脚至引脚和功能兼容PC16C552 ， ST16C2552
软件兼容INS8250 ， NS16C550兼容
高达5兆比特/秒的数据速率在2.5伏5伏和3伏，和3位/秒
16字节的发送FIFO
16字节的接收FIFO ，错误FL AGS
独立的发送和接收UART控制
四个可选的接收FIFO中断触发水平;科幻固定的XMIT FIFO中断
触发电平
调制解调器控制信号（ CTS ， RTS ， DSR ， DTR ， RI ， CD）
通过包DMA操作和DMA监控I / O引脚， TXRDY / RXRDY
UART内部寄存器的A和B可以同时写
多功能输出允许多个软件包的功能更少的I / O引脚
可编程的字符长度（ 5 ， 6 ， 7 ， 8 ） ，与偶，奇或无奇偶校验
飞利浦半导体
SC16C2552
双UART，具有16字节的发送和接收FIFO
5.管脚信息
5.1钢钉
1 TXRDYA
41 DSRA
D5
D6
D7
7
8
9
40 CTSA
42 CDA
44 V
CC
43 RIA
6 D4
5 D3
4 D2
3 D1
2 D0
39 RXA
38 TXA
37 DTRA
36 RTSA
35 MFA
A0 10
XTAL1 11
GND 12
XTAL2 13
A1 14
A2 15
CHSEL 16
INTB 17
SC16C2552IA44
34 INTA
33的Vcc
32 TXRDYB
31 RIB
30国开行
29 DSRB
CS 18
MFB 19
IOW 20
RESET 21
GND 22
RTSB 23
IOR 24
RXB 25
TXB 26
DTRB 27
CTSB 28
002aaa124
图2. PLCC44脚CON组fi guration 。
5.2引脚说明
表2：
符号
A2-A0
CHSEL
引脚说明
针
10, 14,
15
16
TYPE
I
I
描述
寄存器选择。
A0 A2中时读取和写入操作，用于选择UART
寄存器读取或写入。
通道选择。
UART通道A或B选择该引脚时的逻辑状态
在CS为逻辑0。 CHSEL为逻辑0时选择UART通道“B” ，而逻辑1
选择UART通道'A' 。
片选（低电平有效） 。
此功能是选择通道'A'或' B' ，按照
与CHSEL引脚的逻辑状态。这允许数据的传送
用户CPU和SC16C2552或SC16C2552和CPU进行的信道选
通过CHSEL 。 MF [0]将覆盖CHSEL ，而在写入周期模式，从而允许用户
写两个通道同时注册一个写周期。
数据总线（双向） 。
这些管脚是8位， 3态数据总线用于传送
信息或来自用于控制的CPU 。 D0是最显着的一点和FI RST
在发送数据位或者接收串行数据流。
信号和电源地。
CS
18
I
D0-D7
2-9
I / O
GND
12, 22
I
9397 750 11636
皇家飞利浦电子有限公司2003年版权所有。
产品数据
牧师03 - 2003年6月20日
3 38
飞利浦半导体
SC16C2552
双UART，具有16字节的发送和接收FIFO
表2：
符号
INTA ， INTB
引脚说明
- 续
针
34, 17
TYPE
O
描述
中断A，B （高电平有效） 。
此功能与信道相关联
中断， INTA ， INTB 。 INTA ， INTB使能时， MCR位3设置为逻辑1 ，
中断的中断使能寄存器（ IER ）使能，当中断
条件存在。中断条件包括：接收错误，可接收缓冲器
数据的发送缓冲区为空，或者检测到调制解调器的状态FL公司的时候。
读选通（低电平有效） 。
该引脚上的逻辑0将加载的内容
内部寄存器德网络地址位A0 -A2定义到SC16C2552数据总线（ D0 - D7 ）
通过外部CPU访问。
写选通（低电平有效） 。
该引脚上的逻辑0时将传递的内容
数据总线（ D0-D7 ）从外部CPU以一个内部寄存器被德音响定义由
地址位A0 -A2 。
多功能A，B。
这个功能是与单独的通道相关联的功能， “A”
或“B” 。用户可编程的位1-2的复用功能寄存器（ AFR ） ，选择
这两个引脚上的信号功能或输出。 OP2 （中断使能） ， BAUDOUT和RXRDY
是可以由空燃比被选择信号的功能。这些信号的功能
描述如下：
OP2.
当OP2 （中断输出使能功能）被选择时，对MF管脚为逻辑1
当INTA ， INTB设置为三态模式（禁用） ，或逻辑0时INTA ， INTB
被使能。 （见MCR [3] ）。一个逻辑1是默认的信号条件下，可
下一个主复位或上电时。
BAUDOUT 。
当BAUDOUT功能被选择时，16倍的波特率时钟的输出是
可在这个引脚。
RXRDY 。
RXRDY主要用来监测DMA模式1传输的
接收数据FIFO 。逻辑0表示没有接收数据读取/卸载，也就是说，
与FIFO / RHR中有一个或多个RX字符接收准备就绪状态。这
引脚为逻辑1时， FIFO / RHR为空或者编程的触发点
还没有达到。这个信号也可用于单模式传输（DMA
模式0）。
IOR
24
I
IOW
20
I
MFA ， MFB
35, 19
O
RESET
21
I
复位（高电平有效） 。
该引脚上的逻辑1将复位内部寄存器和所有的
输出。 UART发送器输出和接收器输入在被禁用
复位时间。 （见
第7.11节“ SC16C2552外部复位条件”
用于初始化
详细信息。 ）
发送就绪A，B （低电平有效） 。
这些输出提供TX FIFO / THR状态
每个发送通道（A -B ） 。 TXRDYn主要用于监视
DMA模式1传输的发送数据FIFO 。每个通道的TXRDYA ，
TXRDYB缓冲区就绪状态由逻辑0，即表示，至少一个单元为空
并且在FIFO或THR可用。该引脚为逻辑1时，有没有更多的
在FIFO或THR空位置。这个信号也可用于单模式
传输（DMA模式0 ） 。
电源输入。
晶振或外部时钟输入。
用作晶体输入或外部时钟
输入。晶体可连接在此引脚和XTAL2之间构成一个内部
振荡器电路。另外，外部时钟可以连接到该引脚提供
定制的数据速率。 （见
第6.5节“可编程的波特率发生器”）。
输出晶振或缓冲时钟。
（见XTAL1 ）晶体
振荡器输出或缓冲时钟输出。应保持开放，如果一个外部时钟
连接到XTAL1 。
载波检测（低电平有效） 。
这两个输入与UART相关
B.通过通道A上该引脚为逻辑0表明承运人已通过检测
调制解调器该通道。
皇家飞利浦电子有限公司2003年版权所有。
TXRDYA ，
TXRDYB
1, 32
O
V
CC
XTAL1
33, 44
11
I
I
XTAL2
13
O
CDA ， CDB
42, 30
I
9397 750 11636
产品数据
牧师03 - 2003年6月20日
4 38
飞利浦半导体
SC16C2552
双UART，具有16字节的发送和接收FIFO
表2：
符号
引脚说明
- 续
针
40, 28
TYPE
I
描述
清除发送（低电平有效） 。
这两个输入与UART相关
通道A-B有关的CTS引脚为逻辑0表示modem或数据集
准备从SC16C2552接受发送数据。状态通过读取测试
MSR[4].
数据设置就绪（低电平有效） 。
这两个输入与UART相关
通道A- B有关。该引脚为逻辑0表示modem或数据集
上电和准备好与UART的数据交换。
数据终端就绪（低电平有效） 。
这两个输出与个体相关联的
UART通道A- B有关。该引脚为逻辑0表示SC16C2552是
上电和准备。该引脚可通过调制解调器控制寄存器来控制。
写逻辑1到MCR [ 0 ]将使DTR输出为逻辑0 ，使调制解调器。这
引脚为逻辑1写入逻辑0 MCR [ 0 ] ，或复位后后。
振铃指示（低电平有效） 。
这两个输入与UART相关
通道A- B有关。该引脚为逻辑0表明调制解调器已收到铃声
来自电话线路的信号。在这个输入引脚为逻辑1时的过渡将产生
中断。
请求发送（低电平有效） 。
这两个输出与UART相关
通道A-B有关的RTS引脚为逻辑0表示接收准备
接收数据。写入逻辑1的调制解调器控制寄存器MCR [ 1 ]将设置该引脚为
逻辑0时，表示该接收器准备好接收数据。复位后，该引脚会
设定为逻辑1 。
接收数据A，B。
这些输入与串行通道的数据相关联
在SC16C2552接收输入电路， A-B 。 RX信号将是一个逻辑1，复位过程中，
空闲状态（无数据）时，或当发射器处于关闭状态。在局部环回模式中，所述
RX引脚被禁用， TX数据连接到UART RX输入，在内部。
传输数据A，B。
这些输出与串行发送相关
从SC16C2552信道的数据。 TX信号为逻辑1复位，空闲（无
数据）时，或当发射器处于关闭状态。在局部环回模式中，TX
输出引脚被禁止，TX数据内部连接到UART RX输入。
CTSA ， CTSB
DSRA ， DSRB 41 ， 29
I
DTRA ， DTRB
37, 27
O
RIA ， RIB
43, 31
I
RTSA ， RTSB
36, 23
O
RXA ， RXB
39, 25
I
TXA ， TXB
38, 26
O
9397 750 11636
皇家飞利浦电子有限公司2003年版权所有。
产品数据
牧师03 - 2003年6月20日
5 38
QQ：2881677436 复制
