【SC16C2552B5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大），与16】,IC型号SC16C2552BIA44,SC16C2552BIA44 PDF资料,SC16C2552BIA44经销商,ic,电子元器件-51电子网

SC16C2552B

5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大），与16字节

FIFO的

牧师03 - 2009年2月12日

产品数据表

1.概述

该SC16C2552B是一个双通道通用异步收发器

（UART）用于串行数据通信。它的主要功能是将并行

数据转换成串行数据，反之亦然。 UART可处理的串行数据速率高达

5 Mbit / s的。

该SC16C2552B的管脚与PC16552和ST16C2552兼容。该

SC16C2552B提供增强型UART功能：16字节FIFO ，调制解调器控制

接口， DMA模式数据传输和并发写入控制两个寄存器

通道。在DMA模式数据传输受FIFO触发电平的控制

RXRDY和TXRDY信号。片内的状态寄存器为用户提供错误的用户

适应症和操作状态。系统中断和调制解调器控制功能可

通过软件定制，以满足特定连接的C用户的需求。内部环回功能

允许车载诊断。独立的可编程波特率发生器

提供选择的发送和接收的波特率。

该SC16C2552B工作在5 V ， 3.3 V和2.5 V和工业温度范围内，

并且可在一个塑料PLCC44封装。

2.特点

工业级温度范围（-40

°C

+85

°C)

5 V ， 3.3 V和2.5 V操作

引脚对引脚兼容， PC16C552 ， ST16C2552

高达5 Mbit / s的数据速率为5 V和3.3 V和3 Mbit / s的2.5 V

可承受5V电压输入专用管脚

16字节的发送FIFO

16字节的接收FIFO ，错误FL AGS

独立的发送和接收UART控制

四个可选的接收FIFO中断触发水平;科幻固定的发送FIFO中断

触发电平

调制解调器控制功能（ CTS ， RTS ， DSR ， DTR ， RI ， CD）

通过包DMA操作和DMA监控I / O引脚， TXRDY / RXRDY

UART内部寄存器的A和B可以同时写

多功能输出允许多个软件包的功能更少的I / O引脚

可编程的字符长度（ 5 ， 6 ， 7 ， 8 ），与偶，奇或无奇偶校验

对于数据总线引脚D7到D0 ，看

表23 “极限参数” 。

恩智浦半导体

SC16C2552B

5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大），与16字节FIFO

3.订购信息

表1中。

订购信息

包

名字

SC16C2552BIA44

PLCC44

描述

塑料有引线芯片载体; 44引线

VERSION

SOT187-2

类型编号

4.框图

SC16C2552B

发送

FIFO

数据总线

和

控制

逻辑

发送

移

TXA ， TXB

D0到D7

IOR

IOW

RESET

互连公交线路

和

控制信号的

接受

FIFO

接受

移

RXA ， RXB

A0至A2

CHSEL

SELECT

逻辑

DTRA ， DTRB

RTSA ， RTSB

MFA ， MFB

调制解调器

控制

逻辑

INTA ， INTB

TXRDYA ， TXRDYB

RXRDYA ， RXRDYB

打断

控制

逻辑

时钟和

波特率

发电机

CTSA ， CTSB

RIA ， RIB

CDA ， CDB

DSRA ， DSRB

002aaa487

XTAL1

XTAL2

图1 。

SC16C2552B的框图

SC16C2552B_3

产品数据表

牧师03 - 2009年2月12日

2 38

恩智浦半导体

SC16C2552B

5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大），与16字节FIFO

5.管脚信息

5.1钢钉

TXRDYA

41 DSRA

40 CTSA

39 RXA

38 TXA

37 DTRA

36 RTSA

35 MFA

34 INTA

33 V

32 TXRDYB

31 RIB

30国开行

29 DSRB

CTSB 28

002aaa488

A0 10

XTAL1 11

GND 12

XTAL2 13

A1 14

A2 15

CHSEL 16

INTB 17

CS 18

MFB 19

IOW 20

RESET 21

GND 22

RTSB 23

IOR 24

RXB 25

TXB 26

DTRB 27

SC16C2552BIA44

图2 。

引脚CON组fi guration为PLCC44

5.2引脚说明

表2中。

符号

CDA

国开行

CHSEL

引脚说明

针

TYPE

载波检测A，B （低电平有效）。

这两个输入与UART相关

B.通过通道A上该引脚为逻辑0表明承运人已被检测

调制解调器该通道。

通道选择。

UART通道A或B中选择该引脚的逻辑状态，当CS为

逻辑0的CHSEL为逻辑0时选择UART通道B ，而逻辑1选择UART

通道A位AFR寄存器0可以暂时覆盖CHSEL功能，允许用户

写这两个通道同时注册一个写周期。

清除发送A，B （低电平有效）。

这两个输入与UART相关

通道A-B上的CTSN引脚为逻辑0表示modem或数据集准备

接受来自SC16C2552B发送数据。状态通过读取MSR测试[4]。

片选（低电平有效）。

该功能选择通道A或通道B ，根据

在CHSEL引脚的逻辑状态。这允许数据的用户CPU之间传送

和SC16C2552B 。

描述

寄存器选择。

A0到A2的过程中读出的使用和写操作来选择UART

寄存器读取或写入。

CTSA

CTSB

SC16C2552B_3

42 CDA

44 V

43 RIA

产品数据表

牧师03 - 2009年2月12日

3 38

恩智浦半导体

SC16C2552B

5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大），与16字节FIFO

表2中。

符号

DSRA

DSRB

DTRA

DTRB

引脚说明

- 续

针

TYPE

I / O

数据集就绪A， B（低电平有效）。

这两个输入与UART相关

B.通过通道A上该引脚为逻辑0表示modem或数据集是已启动

并准备好与UART的数据交换。

数据终端就绪A， B（低电平有效）。

这两个输出与个体相关联的

B.通过UART通道A上该引脚为逻辑0表明SC16C2552B是

上电和准备。该引脚可通过调制解调器控制寄存器来控制。写

逻辑1到MCR [ 0 ]将设置DTRn输出为逻辑0 ，使调制解调器。该引脚将是一个

写入逻辑0 MCR [ 0 ] ，或复位后经过逻辑1 。

信号和电源地。

中断A， B（高电平有效）。

此功能与独立通道的中断有关。

被中断的中断使能寄存器（ IER ）。中断条件包括：

接收器的错误，可接收缓冲区的数据，发送缓冲区为空，或者当调制解调器

状态FL股份公司进行检测。

读选通（低电平有效）。

该引脚上的逻辑0将加载的内容

内部寄存器德通过网络地址定义位A [ 2 ： 0 ]到SC16C2552B的数据总线（ D [ 7 ： 0]）

访问外部CPU 。

写选通（低电平有效）。

该引脚上的逻辑0时将传递的内容

数据总线（D [ 7：0] ），从外部CPU到内部寄存器，是德音响地址位定义

A[2:0].

多功能A，B。

此功能与单个信道的功能， A或B相关联的

用户可编程的位2 ： 1的复用功能寄存器（ AFR）选择的信号

功能或输出这些引脚上。 OP2 （中断使能）， BAUDOUT和RXRDY的信号

可以由空燃比进行选择的功能。这些信号的功能描述如下：

OP2.

当OP2中被选择时，为MFn管脚为逻辑0时， MCR [ 3 ]被设置为逻辑1 。

逻辑1是默认的信号条件可以跟随主复位或

电。

BAUDOUT 。

当BAUDOUT功能被选择时，16倍的波特率时钟的输出是

可在这个引脚。

RXRDY 。

RXRDY主要用来监测DMA模式1传输接收

数据FIFO 。逻辑0表示没有接收数据读取/卸载，也就是说，接收就绪

状态与FIFO / RHR中有一个或多个接收的字符。该引脚为逻辑1

当FIFO / RHR为空或者编程的触发点一直没有

抵达。这个信号也可用于单模式传输（DMA模式0）。

描述

数据总线（双向）。

这些管脚是8位， 3态数据总线用于传送

信息或来自用于控制的CPU 。

GND

INTA

INTB

12, 22

IOR

IOW

MFA

MFB

RESET

复位（高电平有效）。

该引脚上的逻辑1将复位内部寄存器和所有的输出。

UART发送器输出和接收器输入在复位期间被禁用。看

第7.11节“ SC16C2552B外部复位状态”

初始化的细节。

振铃指示A，B （低电平有效）。

这两个输入与UART相关

通道A-B在该引脚为逻辑0表明调制解调器已收到铃声

来自电话线路的信号。在这个输入引脚为逻辑1转换将产生一个中断

如果调制解调器状态中断使能。

RIA

RIB

SC16C2552B_3

产品数据表

牧师03 - 2009年2月12日

4 38

恩智浦半导体

SC16C2552B

5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大），与16字节FIFO

表2中。

符号

RTSA

RTSB

引脚说明

- 续

针

TYPE

描述

请求发送A，B （低电平有效）。

这两个输出与UART相关

通道A-B上的RTSN引脚为逻辑0表示发送器准备

发送数据。写入逻辑1的调制解调器控制寄存器MCR [ 1 ]将设置该引脚为

逻辑0 ，表示发送器已准备好发送数据。复位后，该引脚会

设定为逻辑1 。

接收数据A，B。

这些输入与串行信道数据发送到相关联的

SC16C2552B接收输入电路A到B的RXN信号为逻辑1时

复位，空闲（无数据）。在本地环回模式下， RXN输入引脚被禁止， TXn的

数据被连接到UART RXN输入，在内部。

传输数据A，B。

这些输出与串行发送信道相关联

从SC16C2552B的数据。 TXn的信号将是一个逻辑1，复位，空闲（没有数据），或

当发射器被禁用。在本地环回模式， TXn的输出引脚

残疾人和TXn的数据内部连接到UART RXN输入。

发送就绪A，B （低电平有效）。

这些输出提供了TX FIFO / THR状态

每个发送通道（A ， B）。 TXRDYn主要用于监视

DMA模式1传输的发送数据FIFO 。每个通道的TXRDYA ，

TXRDYB缓冲区就绪状态由逻辑0，即表示，至少一个位置是空的，并

可在FIFO或THR 。这个信号也可用于单模式传输（DMA

模式0）。

电源输入。

晶振或外部时钟输入。

功能晶体输入或外部时钟输入。

晶体可连接在此引脚和XTAL2之间构成一个内部振荡器电路。

可替换地，外部时钟可以连接到该引脚提供自定义的数据速率。

SEE

第6.5节“可编程的波特率发生器” 。

输出晶振或缓冲时钟。

（见XTAL1 ）晶体振荡器

输出或缓冲时钟输出。应保持开放，如果一个外部时钟连接到

XTAL1.

RXA

RXB

TXA

TXB

TXRDYA

TXRDYB

XTAL1

33, 44

XTAL2

SC16C2552B_3

产品数据表

牧师03 - 2009年2月12日

5 38