飞利浦半导体
初步speci fi cation
多标准子母画面（ PIP ）
调节器
特点
适用于单画中画，双视窗，多画中画
应用
数据格式4 ：1：1 （所有模式）和4 ：2：2 （最
模式）
14兆赫， 720 Y * -pixels /线采样率
水平降低的因素
1
1 3
4
,
2
3
,
1
2
,
1
3
,
1
4
和
1
6
纵向折减系数
1
1
,
1
2
,
1
3
和
1
4
画中画的OSD用于显示的子频道
检测PAL / NTSC与推翻位
CTE / LTE就像在显示部分电路
重播可定义自动递增，样品图片
率和图像编号自动换行
可编程Y * UV与RGB转换矩阵
支持NTSC和PAL来源无关系数
显示时钟和同步从衍生
主PLL
3个8位数字 - 模拟转换器（DAC ）
3个8位模拟至数字转换器（ADC ）
（7位性能）为每个钳位电路
采集通道
主副可以写入相同的VDRAM地址
在某些条件下的空间;减少的因素
应该是相同的
对收购双方Y *和UV底座
紫外线和Y * 1 ：独立的垂直滤波1
显示部。
订购信息
TYPE
数
SAB9079HS
包
名字
SQFP128
描述
概述
SAB9079HS
该SAB9079HS是PIP控制器的多标准
应用环境中组合带
多标准解码器，例如TDA8310 ，
TDA9143或TDA9321H 。
该SAB9079HS插入一个或两个现场的视频信号
尺寸成主/显示视频信号减小。所有视频
信号被预期为模拟基带信号。该
模拟信号被剥离的信号不同步。
因此，亮度信号被称为Y * 。该
转换成数字环境和背部做
片上，以及内部时钟的生成。
该SAB9079HS适用于单画中画，双视窗
多PIP应用。
VERSION
SOT387-3
塑料收缩四方扁平的封装; 128导线（导线长度1.6毫米） ;
身体14
×
20
×
2.72 mm
2000年01月13
2
本文在这里白迫使横向页面，通过正确的Acrobat中reader.This文本的PDF浏览时旋转是在这里
_white
强制横向页面，通过正确的Acrobat中reader.This文字的PDF浏览时旋转是在这里工作本的文字是在这里
白迫使横向页面被正确通过Acrobat Reader的PDF格式浏览时旋转。白迫使横向页面被...
2000年01月13
VDDA （ MA）
VSSA （ MA）
VDDA （ MF ）
1
3
VDDA （ MH ）
VDDA （SA）的
11 12
99
VDDA （ SF ）
VDDA （SP）的
CAS
RAS
92 93 78
70
WE
77
40
VSSA （ MP ）
VDDA （ MP ）
4
10
VSSA （SA）的
VSSA （SP）的
VDDA （ SH ）
100 102 91
SY
SU
SV
V偏压（SA）的
Vref的（T）， （SA）的
Vref的（B）的（SA）的
SHSYNC
SVsync
105
103
101
104
107
106
94
95
126
128
2
127
124
125
9
8
CLAMP和ADC
横
和
垂直
滤波器
PLL和时钟
发电机
直插式内存
框图
飞利浦半导体
手册，全页宽
多标准子母画面（ PIP ）
调节器
DT
AD8
到AD0
SC
51
DAO0
到DAO15
DAI0
到DAI15
VDDA （DA）的
VSSA （DA）的
30
VDDD （P）的
31
113
79 83 ， 41 46 ，
74至71 49 ， 50 ， 69 ，
67, 65, 61,
59, 57, 55, 53
39至32，
68, 66, 64,
60, 58, 56,
54, 52
VDRAM控制
和
（重新）格式化
DAC
和
卜FF器
24
27
29
28
26
25
DY
DU
DV
V偏压（DA）的
Vref的（B）中（DA）的
Vref的（T）， （DA）的
显示
控制
19
DFB
4
MY
MU
MV
VBIAS （ MA）
VREF （ T） （ MA）
VREF （ B） （ MA）
MHSYNC
MVSYNC
CLAMP和ADC
横
和
垂直
滤波器
SAB9079HS
直插式内存
TEST
控制
84
北卡罗来纳州
PLL和时钟
发电机
直插式内存
I
2
C总线
控制
21
PLL和时钟
发电机
20
DVSYNC
DHSYNC
15, 18, 22,
85, 88,
109, 122
VDDD(C1)
to
VDDD(C7)
16, 17, 23,
86, 87,
108, 123
13,
47, 63,
75, 90
14,
48, 62,
76, 89
98
112 111 110 97
114 115 116 117 6
5
96
121 120 119 118 7
初步speci fi cation
VSSD(C1)
to
VSSD(C7)
VSSD （P1）的VDDD （P1）的TSEXT
TCBD
SDA
TSMSB
POR
Tmext
TM0
TM1
TMCLK
to
to
MGS386
TCBR
TCBC
A0
SCL
TMMSB TSCLK
TM2
TC
VSSD （ P5 ） VDDD （ P5 ）
SAB9079HS
图1框图。
飞利浦半导体
初步speci fi cation
多标准子母画面（ PIP ）
调节器
钉扎
符号
V
DDA （ MF ）
MV
V
SSA （ MA）
V
DDA （ MA）
Tmext
TMMSB
TMCLK
MVSYNC
MHSYNC
V
DDA （ MP ）
V
SSA （ MP ）
V
DDA （ MH ）
V
SSD(P1)
V
DDD(P1)
V
DDD(C1)
V
SSD(C1)
V
SSD(C2)
V
DDD(C2)
DFB
DHSYNC
DVSYNC
V
DDD(C3)
V
SSD(C3)
DY
V
参考文献（T） （DA）的
V
参考文献（B）中（DA）的
DU
V
偏压（DA）的
DV
V
SSA （ DA ）
V
多哈发展议程（ DA ）
DAI7
DAI6
DAI5
DAI4
DAI3
DAI2
DAI1
DAI0
DT
2000年01月13
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
I / O
S
I
S
S
I
O
I
I
I
S
S
S
S
S
S
S
S
S
O
O
O
S
S
O
I / O
I / O
O
I / O
O
S
S
I
I
I
I
I
I
I
I
O
主通道的模拟输入V
主通道ADC模拟地
模拟电源电压主通道ADC （ 3.3 V ）
设置主PLL输入为外部模式（ CMOS电平）
测试中的PLL计数器主要MSB输出（ CMOS电平）
测试时钟主输入（ CMOS电平）
描述
模拟电源电压对主信道的前端（ 3.3V）
SAB9079HS
垂直同步输入主通道（ CMOS电平与迟滞）
水平同步输入主通道（ CMOS电平与迟滞）
模拟电源电压的主渠道PLL （ 3.3 V ）
主通道的PLL模拟地
供应主要HSYNC输入（ 5.0 V ）
数字地面1周;注1
数字电源电压1周（5.0V ） ;注意2
数字电源电压1为核心（ 3.3V） ;注3
数字地面1核心;注4
数字地面2核心;注4
数字电源电压2为芯（ 3.3V） ;注3
快速消隐控制输出（ CMOS电平）
水平同步输出（ CMOS电平）
垂直同步输出（ CMOS电平）
数字电源电压3为核心（ 3.3V） ;注3
数字地面3芯;注4
DAC的模拟Y *输出
对DAC的模拟参考顶
对DAC的模拟参考下
DAC的模拟输出ü
模拟参考电压的DAC
DAC的模拟V输出
对DAC的模拟地
模拟电源电压的DAC （ 3.3 V ）
存储输入数据的第7位（ CMOS电平）
存储输入数据位6 （ CMOS电平）
存储输入数据位5 （ CMOS电平）
存储输入数据位4 （ CMOS电平）
存储输入数据位3 （ CMOS电平）
存储输入数据位2 （ CMOS电平）
存储输入数据位1 （ CMOS电平）
存储输入数据位0 （ CMOS电平）
内存中的数据传输（ CMOS电平）
5
飞利浦半导体
初步speci fi cation
多标准子母画面（ PIP ）
调节器
特点
适用于单画中画，双视窗，多画中画
应用
数据格式4 ：1：1 （所有模式）和4 ：2：2 （最
模式）
14兆赫， 720 Y * -pixels /线采样率
水平降低的因素
1
1 3
4
,
2
3
,
1
2
,
1
3
,
1
4
和
1
6
纵向折减系数
1
1
,
1
2
,
1
3
和
1
4
画中画的OSD用于显示的子频道
检测PAL / NTSC与推翻位
CTE / LTE就像在显示部分电路
重播可定义自动递增，样品图片
率和图像编号自动换行
可编程Y * UV与RGB转换矩阵
支持NTSC和PAL来源无关系数
显示时钟和同步从衍生
主PLL
3个8位数字 - 模拟转换器（DAC ）
3个8位模拟至数字转换器（ADC ）
（7位性能）为每个钳位电路
采集通道
主副可以写入相同的VDRAM地址
在某些条件下的空间;减少的因素
应该是相同的
对收购双方Y *和UV底座
紫外线和Y * 1 ：独立的垂直滤波1
显示部。
订购信息
TYPE
数
SAB9079HS
包
名字
SQFP128
描述
概述
SAB9079HS
该SAB9079HS是PIP控制器的多标准
应用环境中组合带
多标准解码器，例如TDA8310 ，
TDA9143或TDA9321H 。
该SAB9079HS插入一个或两个现场的视频信号
尺寸成主/显示视频信号减小。所有视频
信号被预期为模拟基带信号。该
模拟信号被剥离的信号不同步。
因此，亮度信号被称为Y * 。该
转换成数字环境和背部做
片上，以及内部时钟的生成。
该SAB9079HS适用于单画中画，双视窗
多PIP应用。
VERSION
SOT387-3
塑料收缩四方扁平的封装; 128导线（导线长度1.6毫米） ;
身体14
×
20
×
2.72 mm
2000年01月13
2
本文在这里白迫使横向页面，通过正确的Acrobat中reader.This文本的PDF浏览时旋转是在这里
_white
强制横向页面，通过正确的Acrobat中reader.This文字的PDF浏览时旋转是在这里工作本的文字是在这里
白迫使横向页面被正确通过Acrobat Reader的PDF格式浏览时旋转。白迫使横向页面被...
2000年01月13
VDDA （ MA）
VSSA （ MA）
VDDA （ MF ）
1
3
VDDA （ MH ）
VDDA （SA）的
11 12
99
VDDA （ SF ）
VDDA （SP）的
CAS
RAS
92 93 78
70
WE
77
40
VSSA （ MP ）
VDDA （ MP ）
4
10
VSSA （SA）的
VSSA （SP）的
VDDA （ SH ）
100 102 91
SY
SU
SV
V偏压（SA）的
Vref的（T）， （SA）的
Vref的（B）的（SA）的
SHSYNC
SVsync
105
103
101
104
107
106
94
95
126
128
2
127
124
125
9
8
CLAMP和ADC
横
和
垂直
滤波器
PLL和时钟
发电机
直插式内存
框图
飞利浦半导体
手册，全页宽
多标准子母画面（ PIP ）
调节器
DT
AD8
到AD0
SC
51
DAO0
到DAO15
DAI0
到DAI15
VDDA （DA）的
VSSA （DA）的
30
VDDD （P）的
31
113
79 83 ， 41 46 ，
74至71 49 ， 50 ， 69 ，
67, 65, 61,
59, 57, 55, 53
39至32，
68, 66, 64,
60, 58, 56,
54, 52
VDRAM控制
和
（重新）格式化
DAC
和
卜FF器
24
27
29
28
26
25
DY
DU
DV
V偏压（DA）的
Vref的（B）中（DA）的
Vref的（T）， （DA）的
显示
控制
19
DFB
4
MY
MU
MV
VBIAS （ MA）
VREF （ T） （ MA）
VREF （ B） （ MA）
MHSYNC
MVSYNC
CLAMP和ADC
横
和
垂直
滤波器
SAB9079HS
直插式内存
TEST
控制
84
北卡罗来纳州
PLL和时钟
发电机
直插式内存
I
2
C总线
控制
21
PLL和时钟
发电机
20
DVSYNC
DHSYNC
15, 18, 22,
85, 88,
109, 122
VDDD(C1)
to
VDDD(C7)
16, 17, 23,
86, 87,
108, 123
13,
47, 63,
75, 90
14,
48, 62,
76, 89
98
112 111 110 97
114 115 116 117 6
5
96
121 120 119 118 7
初步speci fi cation
VSSD(C1)
to
VSSD(C7)
VSSD （P1）的VDDD （P1）的TSEXT
TCBD
SDA
TSMSB
POR
Tmext
TM0
TM1
TMCLK
to
to
MGS386
TCBR
TCBC
A0
SCL
TMMSB TSCLK
TM2
TC
VSSD （ P5 ） VDDD （ P5 ）
SAB9079HS
图1框图。
飞利浦半导体
初步speci fi cation
多标准子母画面（ PIP ）
调节器
钉扎
符号
V
DDA （ MF ）
MV
V
SSA （ MA）
V
DDA （ MA）
Tmext
TMMSB
TMCLK
MVSYNC
MHSYNC
V
DDA （ MP ）
V
SSA （ MP ）
V
DDA （ MH ）
V
SSD(P1)
V
DDD(P1)
V
DDD(C1)
V
SSD(C1)
V
SSD(C2)
V
DDD(C2)
DFB
DHSYNC
DVSYNC
V
DDD(C3)
V
SSD(C3)
DY
V
参考文献（T） （DA）的
V
参考文献（B）中（DA）的
DU
V
偏压（DA）的
DV
V
SSA （ DA ）
V
多哈发展议程（ DA ）
DAI7
DAI6
DAI5
DAI4
DAI3
DAI2
DAI1
DAI0
DT
2000年01月13
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
I / O
S
I
S
S
I
O
I
I
I
S
S
S
S
S
S
S
S
S
O
O
O
S
S
O
I / O
I / O
O
I / O
O
S
S
I
I
I
I
I
I
I
I
O
主通道的模拟输入V
主通道ADC模拟地
模拟电源电压主通道ADC （ 3.3 V ）
设置主PLL输入为外部模式（ CMOS电平）
测试中的PLL计数器主要MSB输出（ CMOS电平）
测试时钟主输入（ CMOS电平）
描述
模拟电源电压对主信道的前端（ 3.3V）
SAB9079HS
垂直同步输入主通道（ CMOS电平与迟滞）
水平同步输入主通道（ CMOS电平与迟滞）
模拟电源电压的主渠道PLL （ 3.3 V ）
主通道的PLL模拟地
供应主要HSYNC输入（ 5.0 V ）
数字地面1周;注1
数字电源电压1周（5.0V ） ;注意2
数字电源电压1为核心（ 3.3V） ;注3
数字地面1核心;注4
数字地面2核心;注4
数字电源电压2为芯（ 3.3V） ;注3
快速消隐控制输出（ CMOS电平）
水平同步输出（ CMOS电平）
垂直同步输出（ CMOS电平）
数字电源电压3为核心（ 3.3V） ;注3
数字地面3芯;注4
DAC的模拟Y *输出
对DAC的模拟参考顶
对DAC的模拟参考下
DAC的模拟输出ü
模拟参考电压的DAC
DAC的模拟V输出
对DAC的模拟地
模拟电源电压的DAC （ 3.3 V ）
存储输入数据的第7位（ CMOS电平）
存储输入数据位6 （ CMOS电平）
存储输入数据位5 （ CMOS电平）
存储输入数据位4 （ CMOS电平）
存储输入数据位3 （ CMOS电平）
存储输入数据位2 （ CMOS电平）
存储输入数据位1 （ CMOS电平）
存储输入数据位0 （ CMOS电平）
内存中的数据传输（ CMOS电平）
5
QQ：2881677436 复制
