飞利浦半导体
初步speci fi cation
纠错和主机接口集成电路
的CD-ROM （ELM ）
1
特点
2
概述
SAA7382
的CD-ROM （模式1）和CD-I （模式2 - 表1和
支持表格2）格式
实时的错误检测和校正在硬件
适用于双速中，n = 2 。
8.3兆字节/ s的最大传输主机爆率
纠正每个符号的两个错误与擦除校正
36千比特的片上错误校正缓冲RAM
12字节的命令FIFO和12字节FIFO的状态
兼容的高级技术附件
（ ATA ）寄存器组以及高级技术
附件程序接口（ ATAPI ）命令集
工作与流行的回忆。 （最多128千字节
SRAM ; 1至16兆位DRAM ，不同速度等级，
半字节或字节宽）
接口集成驱动电子设备（ IDE ）总线
无需外部总线驱动器
C-到-W子码缓冲，解交织和
校正支持
设备可以与音频RAM的操作。 RAM测试允许
坏的段被识别。
3
快速参考数据
符号
V
DDD1
V
DDD2
I
DDD
f
CLK
T
AMB
T
英镑
4
参数
数字电源电压1
数字供电电压2
电源电流
时钟频率
工作环境温度
储存温度
的SAA7382解码器是一个块解码器缓冲器管理器
对于高速的CD-ROM的应用程序集成
实时的纠错和检错和主机接口
数据传输功能集成到一个芯片上。
该SAA7382具有一个片上36千比特内存。这
存储器被用作缓冲存储器错误和擦除
更正。该芯片还具有缓冲存储器接口
从而使SRAM中的高达128千字节的连接，或
DRAM的高达16兆比特。芯片上的存储器就足以
缓冲1扇区的数据。外部存储器可缓冲
更多，这取决于存储器的大小。
的SAA7382的误差校正器可以执行2通
在实时误差校正。缓冲存储器本
校正是集成在芯片上。
该SAA7382具有主机接口，兼容
三洋LC89510或OAK OTI- 012还
与ATA / IDE / ATAPI硬盘接口兼容
总线。 （所有的ATAPI寄存器中存在的硬件）。
供应本光盘IC不传达一个隐含的
使用该IC在任何任何专利权的许可
光盘的应用。
分钟。
3.0
4.5
15.2
0
55
5
典型值。
3.3
60
马克斯。
3.6
5.5
+70
+125
V
V
单位
mA
兆赫
°C
°C
16.9344 18.0
订购信息
包
类型编号
名字
SAA738
2
GP
QFP80
描述
塑料四方扁平的封装; 80线索;引线长度1.95毫米;
身体14
×
20
×
2.8 mm
VERSION
SOT318-2
1996年4月25日
3
飞利浦半导体
初步speci fi cation
纠错和主机接口集成电路
的CD-ROM （ELM ）
6
钉扎
符号
DGND1
RA6
RA7
RA8
RA9
RA10
RA11
RA12
RA13
RA14
RA15/RAS
RA16/CAS
RWE
DGND2
RD0
RD1
RD2
RD3
RD4
RD5
RD6
RD7
TEST2
DGND3
TEST1
CROUT
CRIN
SFSY
RCK
子
BCK
V
DDD1
WS
数据
C2PO
SDA
SCL
INT
RESET
SYN
1996年4月25日
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
I / O
O
O
O
O
O
O
O
O
O
O
O
O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I
I
O
I
I
O
I
I
I
I
I
I / O
I
O
I
I
数字地面1
缓冲区RAM地址总线输出线6
缓冲区RAM地址总线输出线7
缓冲RAM地址总线输出线路8
缓冲区RAM地址总线输出线9
缓冲区RAM地址总线输出线10
缓冲区RAM地址总线输出线11 （ SRAM ）只
缓冲RAM地址总线输出线12 （SRAM）只
缓冲RAM地址总线输出线13 （SRAM）只
缓冲RAM地址总线输出线14 （SRAM）只
描述
SAA7382
缓冲RAM地址总线输出线15 （SRAM）或RAS （ DRAM）的
缓冲RAM地址总线输出线16 （SRAM）或CAS （ DRAM）的
缓冲RAM写使能输出
数字地2
缓冲区RAM中的数据总线双向线路0
缓冲区RAM中的数据总线双向线路1
缓冲区RAM中的数据总线双向2线
缓冲区RAM中的数据总线双向线路3
缓冲区RAM中的数据总线双向4线
缓冲区RAM中的数据总线双向5号线
缓冲区RAM中的数据总线双向6号线
缓冲区RAM中的数据总线双向线路7
测试输入2
数字地面3
测试输入1
时钟振荡器输出
时钟振荡器输入
串行子码输入帧同步输入
串行子码时钟输出（低电平有效）
为C-到-W子码输入串行输入
串行接口位时钟输入
数字电源电压1（ 3.3V）
串行接口，字时钟输入
串行数据输入
串行接口FL AG输入
子CPU的串行数据输入/输出
子CPU的串行时钟输入
子CPU集电极开路中断输出
上电复位输入（低电平有效）
从子CPU的同步信号输入
5
QQ：2880707522 复制
