飞利浦半导体
产品speci fi cation
比特流转换ADC
于数字音频系统
特点
立体声输入
单端输入
用于过滤和预缩放未提交的输入缓冲器
全差分模拟 - 数字用转换器(ADC)的
3阶Σ-Δ调制
128倍过采样
四个阶段的数字抽取滤波器
可切换高通滤波器,以消除直流偏移
16位或不同的格式的多个18位的可选的输出
支持18和53 kHz之间的采样率
主机或从机操作
2晶体频率的选择
单电源工作( + 5V) 。
快速参考数据
符号
V
DD
f
XTAL
THD + N
参数
电源电压
晶振频率
总谐波失真+噪声
256f
s
512f
s
条件
分钟。
4.5
典型值。
5.0
11.2896
22.5792
90
概述
SAA7360
该SAA7360是一个使用飞利浦比特流的CMOS ADC
转换技术。该设备是专为数字
音频播放系统,如数字放大器,
光盘刻录和数码卡片盒( DCC ) 。该
装置是互补装置的SAA7350
位流转换的数字 - 模拟转换器(DAC ) 。
马克斯。
5.5
85
单位
V
兆赫
兆赫
dB
订购信息
TYPE
数
SAA7360GP
记
1.当使用红外回流焊,建议在该Drypack说明
“质量参考
钱袋子“
(订单号9398 510 34011 )遵循。
包
名字
QFP44
(1)
描述
塑料四方扁平的封装; 44导线(导线长度2.35毫米) ;
身体14
×
14
×
2.2 mm
VERSION
SOT205-1
1995年04月24日
2
飞利浦半导体
产品speci fi cation
比特流转换ADC
于数字音频系统
钉扎
符号
FSEL
针
1
描述
SAA7360
晶振频率选择输入。该引脚用于选择主晶振频率为
如下: FSEL = HIGH = 256f
s
; FSEL =低= 512F
s
;如果未连接的引脚将默认
高。
测试输入1 ;该引脚应保持开路
测试输入2 ;该引脚应保持开路
用于数字部分电源地
电源电压对所述数字部分( 5 V)的
晶体振荡器输入
晶体振荡器的输出
系统时钟输出
在一个频率一半的系统时钟频率的输出时钟
串行接口的时钟输入
串行接口的时钟输出
串行接口数据输出
串行接口字选择输入
串行接口字选择输出
输入为内部产生的1位的代码( DSEL =高)或一个之间进行选择的
外部产生的1位的代码( DSEL =低) ;如果未连接该引脚默认高
1位的代码的时钟输出
1位的代码的输入/输出(右声道)
1位的代码的输入/输出(左声道)
为模拟时间段供应地
电源电压的模拟计时部( 5 V)的
右声道模拟部分的参考电压发生器
右声道缓冲运算放大器儿'B'输出
正输入到右声道的Σ-Δ调制器
负输入到右声道的Σ-Δ调制器
右声道缓冲运算放大器儿'A'输出
右声道缓冲运算放大器儿'A'输入
负参考电压电平输入的数模转换器
目前的参考输出
正参考电压电平输入的数模转换器
左声道缓冲运算放大器儿'A'输入
左声道缓冲运算放大器儿'A'的输出
负输入到左声道Σ-Δ调制器
正输入到左声道Σ-Δ调制器
左声道缓冲运算放大器儿'B'的输出
用于左声道的模拟部分的参考电压发生器
电源电压为模拟部分( 5 V)的
对于模拟部分电源地
TEST1
TEST2
V
SSD
V
DDD
XIN
XOUT
XSYS1
XSYS2
SCKI
SCKO
SDO
SWSI
SWSO
DSEL
DCKO
迪奥
二醇
V
SSAT
V
DDAT
V
REFR
BBOR
PINR
NINR
BAOR
BAIR
V
DACn
I
REF
V
DACP
保释
BAOL
NINL
PINL
BBOL
V
REFL
V
DDA
V
SSA
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
1995年04月24日
4
飞利浦半导体
产品speci fi cation
比特流转换ADC
于数字音频系统
符号
HPEN
TSEL
WSEL
ODF2和
ODF1
RESET
CEN
针
38
39
40
描述
SAA7360
高通滤波器使能输入( HPEN = HIGH =启用) ;如果未连接该引脚默认
高
输入选择主( TSEL = LOW)或从站( TSEL = HIGH)串行操作
接口;如果未连接该引脚默认高
输入以指示16位( WSEL =高)或18位( WSEL =低电平)的输出数据字长度
串行接口;如果未连接该引脚默认高
41和42的串行接口格式输入;这两个管脚确定接口格式,其中所述设备
将运行(请参见“功能说明”);如果未连接这些引脚默认
高(我
2
S格式)
43
44
上电复位( POR )输入端(低电平有效)静音电源在数字输出上
芯片使能输入;该引脚,低电平时,禁用该设备, 3国的运作
串行接口总线的输出。这使得更多的设备之一的所述连接
输出总线;如果未连接该引脚默认为高电平。
40 WSEL
37 VSSA
36 VDDA
38 HPEN
41 ODF2
43
42
39 TSEL
44 CEN
35
FSEL
TEST1
TEST2
VSSD
VDDD
XIN
XOUT
XSYS1
XSYS2
1
2
3
4
5
6
7
8
9
34
BBOL
ODF1
V REFL
手册,全页宽
RESET
33 PINL
32 NINL
31 BAOL
30保释
29 V DACP
SAA7360
28
I REF
27 VDACN
26 BAIR
25 BAOR
24 NINR
23 PINR
MLA715 - 2
10 SCKI
SCKO 11
SWSI 13
SWSO 14
DSEL 15
DCKO 16
VSSAT 19
VDDAT 20
V REFR 21
SDO 12
DIOR 17
二醇18
图2引脚配置。
1995年04月24日
5
BBOR 22