飞利浦半导体
初步speci fi cation
比特流转换为ADC
数字音频系统
特点
集成缓冲器简单接口，模拟输入
4灵活的串行接口模式
过载检测数字信号
≥1
dB的幅度
可选择的高通滤波器
18位串行输出
3.4数字部分为5.5 V工作电压
待机模式
SO24封装
小非关键的PCB布局。
概述
的SAA7366是CMOS成本有效的立体声
模拟 - 数字使用飞利浦转换器（ADC ）
比特流转换技术。
快速参考数据
符号
V
DDD
V
DDA
f
i
THD + N
DR
参数
数字电源电压
模拟电源电压
时钟输入频率
总谐波失真+噪声
动态范围
3.4
4.5
4.608
90
分钟。
5.0
5.0
12.288
典型值。
5.5
5.5
13.568
80
马克斯。
应用
SAA7366
该设备是专为数字采集的模拟
用于数字音频系统，如声频信号：
光盘刻录
数码卡片盒（ DCC ）
数字音频磁带（DAT） 。
单位
V
V
兆赫
dB
dB
订购信息
包
类型编号
引脚
SAA7366T
(1)
记
1.塑料小外形封装; 24线索;体宽7.5毫米; （ SOT137A ） ; SOT137-1 ; 1996年10月29日。
24
脚位
SO24L
材料
塑料
CODE
SOT137A
1994年5月
2
飞利浦半导体
初步speci fi cation
比特流转换为ADC
数字音频系统
钉扎
符号
稳定部队
性病
OVLD
CKIN
V
DDD
V
SSD
SDO
SWS
针
1
2
3
4
5
6
7
8
描述
SAA7366
串行接口输出格式中进行选择。输出格式是如下选择：稳定部队
HIGH = 1的格式;稳定部队LOW = 2的格式。
待机状态下输入（低电平有效） 。
过载指示输出。该引脚指示内部数字信号是否在1分贝
的最大值。在待机模式下，该输出为高阻态。
系统时钟输入。
供应数字部分（ 3.4 5.5 V ） 。
地供应给数字部分。
串行接口数据输出。在待机模式下，该输出为高阻态。
串行接口的字选择信号。在主控模式下，该引脚输出串行接口字
选择信号。在从模式下，该引脚为字选择输入到串行接口。在待机状态
模式，该引脚总是输入（高阻抗） 。
串行接口的时钟。在主控模式下，该引脚输出串行接口位时钟。在从
模式，该引脚为输入外部位时钟。在待机模式下，该输出
高阻抗。
测试输入1。该引脚应保持开路。
高通滤波器使能输入。 （ HPEN HIGH =启用）。如果未连接此引脚默认为高电平。
测试输入2。该引脚应保持开路。
地供应给模拟部分。
目前的参考输出节点。
1
2
V
DDA
SCK
9
TEST1
HPEN
TEST2
V
SSA
I
REF
V
REFR
BIR
BOR
V
DACn
V
DACP
BOL
BIL
V
REFL
V
DDA
SLAVE
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
参考发生器输出用于右声道的模拟部分。
缓冲运算放大器器反相输入端为右声道。
缓冲运算放大器器输出右声道。
负1位DAC参考电压输入端，连接到0 V.
正1位DAC参考电压输入，连接到+5 V.
缓冲运算放大器器输出左声道。
缓冲运算放大器器反相输入端的左声道。
1
2
V
DDA
参考发生器输出用于左声道的模拟部分。
供应模拟部分。
串行接口输出工作模式的主/从选择如下： HIGH =从模式;
LOW =主模式。如果未连接的引脚将默认的低电平。
1994年5月
4
飞利浦半导体
初步speci fi cation
比特流转换为ADC
数字音频系统
SAA7366
分别。通过反馈元件值的选择，
该应用程序的信号幅度可以匹配到
ADC的要求。通常的操作
放大器被配置为具有一个增益的低通滤波器
的1和一个极点在大约5f中
s
.
备注：
完整的ADC是同相。因此，一个
正DC输入（参考V
REF
）将产生一个正
数字输出。
输入电平
整个系统的增益正比V
DDA
或更多
准确{V （V
DACP
)
V(V
DACn
） } 。为方便起见，该
ADC输入信号幅度被定义为振幅
看到BOL或BOR ，运算放大器的输出
（即，输入到Σ-Δ调制器） 。此外，该
0分贝输入电平被定义为它提供了一个
1
dB
（实际上
1.08
dB为单位）的数字输出，相对于满刻度
摆动。这个偏移量提供了空间，以适应
而不会导致数字输出小的随机直流偏移
剪辑。
因此：
V
(
V
DACP
)
–
V
(
V
DACn
)
V
I
(
0分贝
)
=
---------------------------------------------------------------
=
V（ RMS）
-
5
该IC的用户应该确保的是，当所有来源
信号的幅值变化都考虑在内，则
最大输入信号应符合0 dB的水平。如果
不是，可能会出现削波。在事件的最大
信号电平不能被预先确定，例如直播
麦克风输入的平均信号电平应设置
at
10
to
20
DB下来。的确切值将取决于
应用和头部空间和之间的平衡
操作信号 - 噪声比。
在过载行为
如前定义的最大输入电平为正常
操作为0dB 。如果输入电平超过该值
可能会出现削波。侵权仅限于
最大允许的正或负的值，2个
17
1
2
17
分别。如果将高通滤波器已被启用
限幅输出样本可以具有非最大
值由于除去的直流含量。输入信号
在0到1dB的范围可以或可以不被限幅
根据DC抖动和小的随机值
偏移的模拟电路。
当使用推荐的应用电路，
裁剪最初将在因负峰观察
利用负DC抖动。
过载的最大电平，可以安全地
耐受性是应用电路依赖。中的情况下
稳定部队
性病
OVLD
CKIN
V DDD
VSSD
SDO
SWS
SCK
1
2
3
4
5
6
SAA7366
7
8
9
24
23
22
21
20
19
18
17
16
15
14
13
MGA912
SLAVE
VDDA
VREFL
BIL
BOL
V DACP
VDACn
BOR
BIR
VREFR
I REF
VSSA
TEST1 10
HPEN 11
TEST2 12
图2引脚配置。
功能说明
一般
该SAA7366是一个比特流转换的CMOS ADC的
数字音频系统。该转换是使用来实现
三阶Σ-Δ调制器（SDM） ，在操作
128倍的输出采样频率（f
s
） 。高
过采样率大大简化的设计
模拟输入的抗混叠滤波器。在大多数情况下，内部
缓冲运算放大器，被配置为低通滤波器
就足够了。由Σ-Δ调制器的1位的代码
过滤和降采样（抽取）到1F
s
两
过滤阶段。提供了一个可选的高通滤波器
以去除直流，如果需要的话。该设备已被设计
与易用性，低的电路板面积和低应用成本
记在心里。
时钟频率
外部时钟输入引脚CKIN ，工作在
256次F
s
，其范围可以从18千赫至53千赫。
输入缓冲器
设置两个输入缓冲器，每一个信道，用于
信号幅度匹配，信号缓冲和抗混叠
过滤的目的。这些被配置为反转使用。
访问由销BIL ， BIR （反相输入端） ，并提供
BOL ， BOR （输出）的左，右声道
1994年5月
5
飞利浦半导体
产品speci fi cation
CMOS数字解码芯片与RAM对
光盘
特点
集成的数据限幅器和时钟再生
数字锁相环（ PLL ）
解调器和八至十四调制（ EFM ）
解码
子码单片机的串行接口
集成的可编程马达速度控制
纠错和隐藏功能
嵌入式静态随机存取存储器（SRAM ），用于
去交织和先入先出（ FIFO）的
FIFO溢出隐蔽的旋转震动
阻力
数字音频接口[欧洲广播联盟
（ EBU ） ]
2至4倍过采样集成数字滤波器
音频数据的峰值电平检测
多功能的音频数据串行接口
数字去加重滤波器
杀接口数位类比转换器（ DAC ）
在数字静音停用
双速模式
致密盘只读存储器（CD-ROM ）的模式
单速版仅可用
(SAA7345GP/SS).
快速参考数据
符号
V
DD
I
DD
f
XTAL
T
AMB
T
英镑
电源电压
电源电流
晶振频率
工作环境温度
储存温度
参数
3.4
8
40
55
分钟。
5.0
22
16.9344或者
33.8688
典型值。
5.5
50
35
+85
+125
马克斯。
概述
SAA7345
的SAA7345采用了CD信号处理
解码和数字滤波的功能。该装置是
配备有板载SRAM和包含附加
功能，以减少在模拟所需要的处理
域。
供应本光盘IC不传达一个隐含的
使用该IC在任何任何专利权的许可
光盘的应用。
单位
V
mA
兆赫
°C
°C
订购信息
TYPE
数
SAA7345GP
包
名字
QFP44
描述
塑料四方扁平的封装; 44导线（导线长度2.35毫米） ;体
14
×
14
×
2.2 mm
VERSION
SOT205-1
1998年02月16日
2
飞利浦半导体
产品speci fi cation
CMOS数字解码芯片与RAM对
光盘
钉扎
符号
CL11
DOBM
V1
V2
TEST2
TEST1
ISLICE
HFIN
HFREF
IREF
V
DDA
V
SSA
CRIN
CROUT
V
DD1
V
SS1
CL16
MISC
数据
WCLK
SCLK
MOTO1
MOTO2
V5
V4
V3
杀
孔隙
CLA
DA
CL
RAB
CFLG
北卡罗来纳州
V
SS2
V
DD2
记
1.所有电源引脚必须连接到相同的外部电源。
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
43
44
描述
11.2896或5.6448兆赫时钟输出（三态） ; （分频3）
双相标志输出（外部缓冲; 3-状态）
多功能输入引脚
多功能输入引脚
测试输入;该引脚接低电平
测试输入;该引脚接低电平
从数据限幅器的电流反馈输出
比较器的输入信号
比较器的共模输入
参考电流引脚（标称
1
2
V
DD
)
模拟电源电压;注1
模拟地;注1
晶体/谐振器输入
晶体/谐振器输出
数字电源为输入和输出缓冲器;注1
数字地对输入和输出缓冲器;注1
16.9344兆赫的系统时钟输出
通用DAC输出（三态）
串行数据输出（三态）
字时钟输出（三态）
串行位时钟输出（三态）
马达输出1 ;多功能（三态）
电机输出2 ;多功能（三态）
多功能的输出引脚
多功能的输出引脚
多功能的输出端子（漏极开路）
杀输出;可编程（漏极开路）
上电复位使能输入（低电平有效）
4.2336 MHz的微控制器时钟输出
接口数据I / O线
接口时钟输入线
接口R / W和确认输入
修正FL AG输出（漏极开路）
数字地面内在逻辑;注1
数字电源电压到内部逻辑;注1
SAA7345
34至42没有内部连接
1998年02月16日
4
飞利浦半导体
初步speci fi cation
比特流转换为ADC
数字音频系统
特点
集成缓冲器简单接口，模拟输入
4灵活的串行接口模式
过载检测数字信号
≥1
dB的幅度
可选择的高通滤波器
18位串行输出
3.4数字部分为5.5 V工作电压
待机模式
SO24封装
小非关键的PCB布局。
概述
的SAA7366是CMOS成本有效的立体声
模拟 - 数字使用飞利浦转换器（ADC ）
比特流转换技术。
快速参考数据
符号
V
DDD
V
DDA
f
i
THD + N
DR
参数
数字电源电压
模拟电源电压
时钟输入频率
总谐波失真+噪声
动态范围
3.4
4.5
4.608
90
分钟。
5.0
5.0
12.288
典型值。
5.5
5.5
13.568
80
马克斯。
应用
SAA7366
该设备是专为数字采集的模拟
用于数字音频系统，如声频信号：
光盘刻录
数码卡片盒（ DCC ）
数字音频磁带（DAT） 。
单位
V
V
兆赫
dB
dB
订购信息
包
类型编号
引脚
SAA7366T
(1)
记
1.塑料小外形封装; 24线索;体宽7.5毫米; （ SOT137A ） ; SOT137-1 ; 1996年10月29日。
24
脚位
SO24L
材料
塑料
CODE
SOT137A
1994年5月
2
飞利浦半导体
初步speci fi cation
比特流转换为ADC
数字音频系统
钉扎
符号
稳定部队
性病
OVLD
CKIN
V
DDD
V
SSD
SDO
SWS
针
1
2
3
4
5
6
7
8
描述
SAA7366
串行接口输出格式中进行选择。输出格式是如下选择：稳定部队
HIGH = 1的格式;稳定部队LOW = 2的格式。
待机状态下输入（低电平有效） 。
过载指示输出。该引脚指示内部数字信号是否在1分贝
的最大值。在待机模式下，该输出为高阻态。
系统时钟输入。
供应数字部分（ 3.4 5.5 V ） 。
地供应给数字部分。
串行接口数据输出。在待机模式下，该输出为高阻态。
串行接口的字选择信号。在主控模式下，该引脚输出串行接口字
选择信号。在从模式下，该引脚为字选择输入到串行接口。在待机状态
模式，该引脚总是输入（高阻抗） 。
串行接口的时钟。在主控模式下，该引脚输出串行接口位时钟。在从
模式，该引脚为输入外部位时钟。在待机模式下，该输出
高阻抗。
测试输入1。该引脚应保持开路。
高通滤波器使能输入。 （ HPEN HIGH =启用）。如果未连接此引脚默认为高电平。
测试输入2。该引脚应保持开路。
地供应给模拟部分。
目前的参考输出节点。
1
2
V
DDA
SCK
9
TEST1
HPEN
TEST2
V
SSA
I
REF
V
REFR
BIR
BOR
V
DACn
V
DACP
BOL
BIL
V
REFL
V
DDA
SLAVE
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
参考发生器输出用于右声道的模拟部分。
缓冲运算放大器器反相输入端为右声道。
缓冲运算放大器器输出右声道。
负1位DAC参考电压输入端，连接到0 V.
正1位DAC参考电压输入，连接到+5 V.
缓冲运算放大器器输出左声道。
缓冲运算放大器器反相输入端的左声道。
1
2
V
DDA
参考发生器输出用于左声道的模拟部分。
供应模拟部分。
串行接口输出工作模式的主/从选择如下： HIGH =从模式;
LOW =主模式。如果未连接的引脚将默认的低电平。
1994年5月
4
飞利浦半导体
初步speci fi cation
比特流转换为ADC
数字音频系统
SAA7366
分别。通过反馈元件值的选择，
该应用程序的信号幅度可以匹配到
ADC的要求。通常的操作
放大器被配置为具有一个增益的低通滤波器
的1和一个极点在大约5f中
s
.
备注：
完整的ADC是同相。因此，一个
正DC输入（参考V
REF
）将产生一个正
数字输出。
输入电平
整个系统的增益正比V
DDA
或更多
准确{V （V
DACP
)
V(V
DACn
） } 。为方便起见，该
ADC输入信号幅度被定义为振幅
看到BOL或BOR ，运算放大器的输出
（即，输入到Σ-Δ调制器） 。此外，该
0分贝输入电平被定义为它提供了一个
1
dB
（实际上
1.08
dB为单位）的数字输出，相对于满刻度
摆动。这个偏移量提供了空间，以适应
而不会导致数字输出小的随机直流偏移
剪辑。
因此：
V
(
V
DACP
)
–
V
(
V
DACn
)
V
I
(
0分贝
)
=
---------------------------------------------------------------
=
V（ RMS）
-
5
该IC的用户应该确保的是，当所有来源
信号的幅值变化都考虑在内，则
最大输入信号应符合0 dB的水平。如果
不是，可能会出现削波。在事件的最大
信号电平不能被预先确定，例如直播
麦克风输入的平均信号电平应设置
at
10
to
20
DB下来。的确切值将取决于
应用和头部空间和之间的平衡
操作信号 - 噪声比。
在过载行为
如前定义的最大输入电平为正常
操作为0dB 。如果输入电平超过该值
可能会出现削波。侵权仅限于
最大允许的正或负的值，2个
17
1
2
17
分别。如果将高通滤波器已被启用
限幅输出样本可以具有非最大
值由于除去的直流含量。输入信号
在0到1dB的范围可以或可以不被限幅
根据DC抖动和小的随机值
偏移的模拟电路。
当使用推荐的应用电路，
裁剪最初将在因负峰观察
利用负DC抖动。
过载的最大电平，可以安全地
耐受性是应用电路依赖。中的情况下
稳定部队
性病
OVLD
CKIN
V DDD
VSSD
SDO
SWS
SCK
1
2
3
4
5
6
SAA7366
7
8
9
24
23
22
21
20
19
18
17
16
15
14
13
MGA912
SLAVE
VDDA
VREFL
BIL
BOL
V DACP
VDACn
BOR
BIR
VREFR
I REF
VSSA
TEST1 10
HPEN 11
TEST2 12
图2引脚配置。
功能说明
一般
该SAA7366是一个比特流转换的CMOS ADC的
数字音频系统。该转换是使用来实现
三阶Σ-Δ调制器（SDM） ，在操作
128倍的输出采样频率（f
s
） 。高
过采样率大大简化的设计
模拟输入的抗混叠滤波器。在大多数情况下，内部
缓冲运算放大器，被配置为低通滤波器
就足够了。由Σ-Δ调制器的1位的代码
过滤和降采样（抽取）到1F
s
两
过滤阶段。提供了一个可选的高通滤波器
以去除直流，如果需要的话。该设备已被设计
与易用性，低的电路板面积和低应用成本
记在心里。
时钟频率
外部时钟输入引脚CKIN ，工作在
256次F
s
，其范围可以从18千赫至53千赫。
输入缓冲器
设置两个输入缓冲器，每一个信道，用于
信号幅度匹配，信号缓冲和抗混叠
过滤的目的。这些被配置为反转使用。
访问由销BIL ， BIR （反相输入端） ，并提供
BOL ， BOR （输出）的左，右声道
1994年5月
5
QQ：2881677436 复制
