【集成电路数据表SAA7184 ; SAA7185B数字视频编码器(DENC2-M6)初步speci 】,IC型号SAA7184WP,SAA7184WP PDF资料,SAA7184WP经销商,ic,电子元器件-51电子网

集成电路

数据表

SAA7184 ; SAA7185B

数字视频编码器

(DENC2-M6)

初步speci fi cation

取代1995年的数据11月14日

在集成电路， IC22文件

1996年7月3日

飞利浦半导体

初步speci fi cation

数字视频编码器（ DENC2 - M6 ）

特点

CMOS 5 V器件

数字PAL / NTSC编码器

系统的像素频率13.5兆赫

接受MPEG解码数据

8比特宽的MPEG端口

输入数据格式的Cb ，包括Y，Cr等（CCIR 656 ）

16位宽的YUV输入端口

C总线的控制端口或可选MPU并行控制

PORT

编码器可以是主机或从机

可编程的水平和垂直输入

同步阶段

可编程的水平同步输出相

OVL覆盖与查找表（ LUT）的8

3个字节

彩条发生器

21号线隐藏式字幕编码器

跨色彩还原

Macrovision的revision_6付费查看复制保护

系统选项（仅SAA7184 ）。

备注：

该装置

受美国专利号4631603的保护4577216

和4819098等知识产权。

在设备使用Macrovision的防复制处理是

行货仅售非商业家庭使用。反向

工程或反汇编是禁止的。请

联系离您最近的飞利浦半导体销售

办事处以获取更多信息。

在27 MHz工作频率，10位分辨率的DAC

输出的同步控制上升和下降时间和

消隐

倒模的DAC

CVBS和S-Video输出的同时

PLCC68封装。

订购信息

包

类型编号

名字

SAA7184WP

SAA7185BWP

PLCC68

描述

塑料有引线芯片载体; 68引线

SAA7184 ; SAA7185B

概述

的SAA7184和SAA7185B数字视频编码器2

（ DENC2 - M6）的编码数字YUV视频数据到NTSC

或PAL CVBS或S-Video信号。

该电路与接收CCIR兼容YUV数据

每行720个有效像素， 4 ：2：2复用格式，

例如MPEG解码数据。该装置包括一个

同步/时钟发生器和片上数字 - 模拟

转换器（DAC ）。

该电路是兼容的DIG - TV2芯片系列。

VERSION

SOT188-2

1996年7月3日

飞利浦半导体

初步speci fi cation

数字视频编码器（ DENC2 - M6 ）

快速参考数据

符号

DDA

DDD

DDA

DDD

O（ P-P ）

ILE

DLE

AMB

模拟电源电压

数字电源电压

模拟电源电流

数字电源电流

输入信号的电压电平

模拟输出信号的电压Y，C和CVBS无负载

（峰 - 峰值）

负载电阻

LF积分线性误差

LF微分线性误差

工作环境温度

参数

SAA7184 ; SAA7185B

分钟。

4.75

4.5

典型值。

5.0

130

马克斯。

5.25

5.5

170

±2

±1

+70

单位

最低位

°C

TTL兼容

框图

关键

SEL_ED

MP7

到MP0

VP0

到VP7

20至27

9到16

OVL0

到OVL2

32至34

VDDD1

RTCI

到VDDD3

17,37,67

VDDA1

VREFH VDDA4

IOA

47 55 48,50,

54,56

数据

经理

编码器

产量

接口

CVBS

浓度

VSSA

VREFL

内部控制总线

RCM1

RCM2

时钟定时信号

SAA7184

SAA7185B

控制

接口

SYNC

CLK

1,8,19

28,35,

42,62

63至66

2至5

XTALI

有限责任公司

MGC679

VSSD1

VSSD7

DP0

到DP7

CSN / SA

A0/SDA

水库

CDIR

RCV2

SEL_MPU

RWN / SCL

DTACK

XTALO

CREF

RCV1

图1框图。

1996年7月3日

LL页宽

飞利浦半导体

初步speci fi cation

数字视频编码器（ DENC2 - M6 ）

钉扎

符号

SSD1

DP4到DP7

针

2至5

I / O

数字地面1

SAA7184 ; SAA7185B

描述

高4位数据端口;如果销68 （ SEL_MPU ）为高电平时，数据总线

并行MPU接口被使用。如果销68的低电平，然后在UV线

视频端口的使用。

光栅控制1视频端口;取决于同步模式这一点，

引脚接收或提供VS / FS / FSEQ信号。

光栅控制2视频端口;取决于同步模式这一点，

引脚接收或提供的HS / HREF / CBL信号。

数字地2

视频端口;这是一个输入，用于CCIR 656兼容的复用的视频数据。如果

在16位的DIG TV2的格式时，则Y数据被输入。

数字电源电压1

选择编码器数据;选择输入的数据或者从MPEG端口或从

视频端口

数字地面3

MPEG口;它是一个输入，用于CCIR 656风格多路复用YUV数据。

数字地4

光栅控制1 MPEG端口;该引脚提供了VS / FS / FSEQ信号。

光栅控制2 MPEG端口;此引脚提供了一个HS脉冲的MPEG

解码器。

为OVL关键信号（高电平有效）

屏上显示的数据;这是该指数为内部OVL查找表

数字地5

时钟方向;如果CDIR输入为高电平时，电路接收时钟信号，

如果不是由内部晶体振荡器产生LLC和CREF 。

数字供电电压2

行锁定时钟;这是27 MHz的主时钟编码器。该

方向由CDIR销设置的。

时钟参考信号的装置;这是时钟对外贸易资质连接器的DIG - TV2兼容

信号。的极性可以通过编程的软件。

晶体振荡器的输出（水晶）

晶体振荡器的输入（来自晶体）。如果未使用的振荡器时，该引脚

应连接到地。

数字地6

实时控制输入;如果该时钟由SAA7151B提供或

SAA7111 ， RTCI应该被连接到解码器的RTCO销到

提高信号质量。

测试引脚（应连接到数字地正常运行）

低参考电压输入的DAC的

上参考电压输入的DAC的

模拟正电源电压1的DAC和输出放大器器

RCV1

RCV2

SSD2

VP0到VP7

DDD1

SEL_ED

SSD3

MP7到MP0

SSD4

RCM1

RCM2

关键

OVL0到OVL2

SSD5

CDIR

DDD2

有限责任公司

CREF

XTALO

XTALI

SSD6

RTCI

9到16

20至27

32至34

I / O

REFL

REFH

DDA1

1996年7月3日

飞利浦半导体

初步speci fi cation

数字视频编码器（ DENC2 - M6 ）

SAA7184 ; SAA7185B

符号

浓度

DDA2

SSA

CVBS

DDA3

IOA

DDA4

水库

DTACK

RWN / SCL

A0/SDA

CSN / SA

针

I / O

描述

色度信号的模拟输出

模拟电源电压2的DAC和输出放大器器

亮度信号的模拟输出

对于DAC和输出放大器器模拟地

将CVBS信号的模拟输出

模拟电源电压为3的DAC和输出放大器器

电流输入输出放大器器（通过一个15 kΩ的电阻连接

DDA

)

模拟电源电压为4的DAC和输出放大器器

复位输入，低电平有效。复位应用后，所有输出处于三态输入

模式。在我

C总线接收器等待起始条件。

数据应答输出并行MPU接口，低电平有效，

否则高阻抗。

如果销68 （ SEL_MPU ）为高电平，这是平行的MPU的读/写信号

界面。否则它是我

C总线串行时钟输入。

如果引脚68 （ SEL_MPU ）为高，这是平行MPU的地址信号

界面。否则它是我

C总线的串行数据输入/输出。

如果销68 （ SEL_MPU ）为高电平，这是平行的片选信号

MPU接口。否则它是我

C总线从地址选择引脚。当

LOW从地址= 88H ，如果在高从地址= 8CH 。

数字地7

低4位数据端口;如果销68 （ SEL_MPU ）为高电平时，数据总线

并行MPU接口被使用。如果销68的低电平，然后在UV线

视频端口的使用。

数字电源电压3

选择MPU接口输入;如果它为高电平时，并行MPU接口处于活动状态，

如果不是本人

C总线接口将被使用。

SSD7

DP0到DP3

63至66

I / O

DDD3

SEL_MPU

1996年7月3日