飞利浦半导体
初步speci fi cation
数字视频编码器（ ConDENC ）
特点
单片CMOS 3.3 V （ 5 V）器件
数字PAL / NTSC编码器
系统的像素频率13.5兆赫
接受MPEG解码的8位宽输入端口的数据;
输入数据格式的Cb- Y型铬（ CCIR 656 ） ， SAV和EAV
三个DAC为Y， C和CVBS ， 2倍过采样
10位分辨率
副载波实时控制
串色抑制滤波器
关闭字幕编码和WST-和
NABTS ，图文编码，包括音序器和过滤器
第23行宽屏幕信令编码
FAST我
2
C总线控制端口（ 400千赫）
编码器可以是主机或从机
可编程的水平和垂直输入
同步阶段
可编程的水平同步输出相
内置彩条发生器（ CBG ）
2
×
在20线（ NTSC）的复制保护2个字节
管理系统可以通过I加载
2
C总线
倒模的DAC
同步控制上升/下降时间和
消隐输出信号
快速参考数据
符号
V
DDA
V
DDD
I
DDA
I
DDD
V
i
V
O（ P-P ）
R
L
ILE
DLE
T
AMB
模拟电源电压
数字电源电压
模拟电源电流
数字电源电流
输入信号的电压电平
模拟输出信号的电压Y，C，和CVBS无负载
（峰 - 峰值）
负载电阻
LF积分线性误差
LF微分线性误差
工作环境温度
1.2
75
0
参数
SAA7120 ; SAA7121
Macrovision的付费查看拷贝保护系统Rev.7号
和rev.6.1的选项。
这仅适用于SAA7120 。该装置已被保护
由美国专利号4631603 ， 4577216和
4819098和其他知识产权。利用
在该装置采用Macrovision防复制过程
行货仅售非商业家庭使用。
逆向工程或反汇编是禁止的。
请联系您最近的飞利浦半导体
销售办事处以获取更多信息。
QFP44封装。
概述
该SAA7120 ; SAA7121编码数字YUV视频数据
到NTSC或PAL CVBS或S-Video信号。
该电路与接收CCIR兼容YUV数据
每行720个有效像素， 4 ：2：2复用格式，
例如MPEG解码数据。它包括一个同步/时钟
发电机和片上DAC的。
分钟。
3.1
3.0
典型值。
3.3
3.3
1.35
马克斯。
3.5
3.6
62
38
1.45
300
±3
±1
+70
单位
V
V
mA
mA
V
最低位
最低位
°C
TTL兼容
1997年1月06
2
飞利浦半导体
初步speci fi cation
数字视频编码器（ ConDENC ）
订购信息
TYPE
数
SAA7120;
SAA7121
框图
包
名字
QFP44
描述
SAA7120 ; SAA7121
VERSION
SOT307-2
塑料四方扁平的封装; 44导线（导线长度2.35毫米） ;
体10
×
10
×
1.75 mm
手册，全页宽
VDDA1,
RCV1
TTXRQ XTALO
XCLK
有限责任公司
VDDA2,
VDDA3
VDDA4
RCV2
XTALI
复位SDA SCL SA
40
42
41
21
7
8
43 37 34 35 4
25, 28,
31
36
I
2
C总线
接口
I
2
C总线
控制
SAA7120
SAA7121
SYNC
时钟
I
2
C总线
控制
时钟
和时序
Y
Y
编码器
的CbCr
C
MP7
to
MP0
9到16
数据
经理
30
产量
接口
D
A
27
24
CVBS
Y
C
I
2
C总线
控制
TTX
44
I
2
C总线
控制
I
2
C总线
控制
32, 33
VSSA1
VSSA2
5, 18, 38
VSSD1,
VSSD2,
VSSD3
6, 17, 39
VDDD1,
VDDD2,
VDDD3
1, 20, 22,
23, 26, 29
水库。
19
RTCI
2
SP
3
MBH787
AP
图1框图。
1997年1月06
3
飞利浦半导体
初步speci fi cation
数字视频编码器（ ConDENC ）
钉扎
符号
水库。
SP
AP
有限责任公司
V
SSD1
V
DDD1
RCV1
RCV2
MP7
MP6
MP5
MP4
MP3
MP2
MP1
MP0
V
DDD2
V
SSD2
RTCI
水库。
SA
水库。
水库。
C
V
DDA1
水库。
Y
V
DDA2
水库。
CVBS
V
DDA3
V
SSA1
V
SSA2
XTALO
XTALI
V
DDA4
XCLK
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
I / O
I
I
I
I
I
I / O
I / O
I
I
I
I
I
I
I
I
I
I
I
I
O
I
O
I
O
I
I
I
O
I
I
O
数字供电电压2
数字地2
版权所有
描述
SAA7120 ; SAA7121
测试引脚;连接到数字地进行正常操作
测试引脚;连接到数字地进行正常操作
行锁定时钟;这是27 MHz的主时钟编码器
数字地面1
数字电源电压1
光栅控制1视频端口;该引脚接收/提供VS / FS / FSEQ信号
光栅控制2视频端口;该引脚提供可编程长度的HS脉冲或
接收HS脉冲
MPEG口;它是输入端，用于
“ CCIR 656 ”
风格复用的Cb包括Y，Cr数据
实时控制输入;如果LLC时钟是由一个SAA7111或SAA7151B提供，
RTCI应连接到管脚解码器的RTCO以改善信号质量
版权所有
在我
2
C总线从地址选择输入; LOW ：从地址= 88H ， HIGH = 8CH
版权所有
版权所有
色度信号的模拟输出
模拟电源电压1为C DAC
版权所有
VBS信号的模拟输出
模拟电源电压2对Y DAC
版权所有
将CVBS信号的模拟输出
模拟电源电压为3的CVBS DAC
对于DAC的模拟地1
振荡器和参考电压模拟地2
晶体振荡器的输出（水晶）
晶体振荡器输入（水晶玻璃） ;如果未使用的振荡器时，该引脚应
接地
模拟电源电压4为振荡器和参考电压
晶体振荡器的时钟输出
1997年1月06
4
飞利浦半导体
初步speci fi cation
数字视频编码器（ ConDENC ）
SAA7120 ; SAA7121
符号
V
SSD3
V
DDD3
RESET
SCL
SDA
TTXRQ
TTX
针
38
39
40
41
42
43
44
I / O
I
I
I
I
I / O
O
I
数字地面3
数字电源电压3
描述
复位输入，低电平有效;复位后，应用，所有的数字I / O是输入模式;
在我
2
C总线接收器等待启动条件
I
2
C总线串行时钟输入
I
2
C总线的串行数据输入/输出
图文电视输出的要求，表明当比特流是有效的
图文电视码流输入
39 VDDD3
43 TTXRQ
40 RESET
36 VDDA4
38 VSSD3
35 XTALI
37 XCLK
手册，全页宽
34 XTALO
42 SDA
41 SCL
44 TTX
RES 。 1
SP 2
美联社3
有限责任公司4
VSSD1 5
VDDD1 6
RCV1 7
RCV2 8
MP7 9
MP6 10
MP5 11
33 VSSA2
32 VSSA1
31 VDDA3
30 CVBS
29水库。
SAA7120
SAA7121
28 VDDA2
27 Y
26水库。
25 VDDA1
24 C
23水库。
MP4 12
MP3 13
MP2 14
MP1 15
MP0 16
VDDD2 17
VSSD2 18
RTCI 19
水库。 20
SA 21
水库。 22
MBH790
图2引脚配置。
1997年1月06
5
QQ：2880707522 复制
