首脑会议
微电子公司
S9408
串行输入，四路8位非易失DACPOT
特点
4个8位DAC
- 差分非线性 - ± 0.5LSB的最大
- 积分非线性 - ± 1LSB最大值
每个DAC具有独立的基准输入
- 输出缓冲放大器翼轨到轨
- 地面到V
DD
基准电压输入范围
在维护每个DAC的数字输入数据
非易失EEPROM
上电复位重新加载寄存器与
非易失性数据
读与写的简单串行接口
DAC值， SPI 和QSPI 兼容。
充分运作，从2.7V至5.5V
低功耗： <1mW @ 2.7V
概观
在S9408 DACPOT 是一个串行输入，电压输出，
4个8位的数字到模拟转换器。在S9408能操作
阿泰从单一的+ 2.7V至+ 5.5V电源供电。内部精密度
锡安缓冲区摆动轨到轨和参考输入
范围包括在地和正电源。
在S9408集成了4个8位DAC和各自关联
ated电路包括一个增强的单位增益操作
tional放大器的输出，一个8位数据锁存器，一个8位的非
易失性寄存器和一个工业标准的串行接口
用于读取和写入数据到DAC的数据锁存器和
寄存器。这些DAC可独立编程
而每一种都有其自身的电气隔离Vreference
输入。
功能框图
内存控制
8位E2PROM
DAC部分0
2
VREFH0
VDD
3
串行
DATA IN
8位数据的寄存器
8位DAC
AMP
18
VOUT0
RDY / BSY ＃
4
程序设计
内存
调节器
11
串行数据输出
1
DAC部分1
17
12
VREFL0
VREFH1
VOUT1
VREFL1
CS ＃
DI
CLK
6
7
5
控制
逻辑
20
00/REG#
9
DAC部分2
GND
10
16
13
VREFH2
VOUT2
VREFL2
19
DAC部分3
15
14
8
2015年牛逼BD 2.0
VREFH3
VOUT3
VREFL3
DO
SUMMIT微电子有限公司2000 300果园城道，套房131 坎贝尔， CA 95008 电话408-378-6461 传真408-378-6586 www.summitmicro.com
特性如有变更，恕不另行通知
2015 2.2 8/2/00
1
S9408
引脚和信号定义
针
名字
功能
Vreference高：
V
REFL
＆ LT ; V
REFH
- V
DD
电源电压
20引脚PDIP
或20引脚SOIC
1, 2
V
REFH
20, 19
3
V
DD
VREFH1
VREFH0
VDD
RDY / BSY ＃
CLK
CS ＃
DI
DO
00/REG#
GND
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VREFH2
VREFH3
VOUT0
VOUT1
VOUT2
VOUT3
VREFL3
VREFL2
VREFL1
VREFL0
2015年牛逼PCON 2.0
4
RDY / BSY ＃就绪/忙：开漏输出
说明非易失性状态
写操作
CLK
CS ＃
时钟输入引脚：用于串行
数据通信
芯片选择：当高会取消
该设备并将其放置在一个低
电源模式
数据输入：串行数据输入管脚
数据输出：串行数据输出引脚
上电调用输入选项
电源地
Vreference低：
V
REFH
＆ GT ; V
REFL
= GND
DAC输出：缓冲d到a
转换器的输出
5
6
7
8
9
10
11, 12
13, 14
15, 16
17, 18
DI
DO
00/REG#
GND
V
REFL
V
OUT
在S9408的模拟输出可以被编程为
256单独的电压的步骤的任何一个。每一步的价值
是1/256
th
V之间的电压差的
REFH
和
V
REFL
的相应的DAC 。一旦这些编程
设置可以在所有被保存在非易失性存储器中
动力条件，并将在自动召回
一个上电序列。每个DAC可独立
读而不在读影响输出电压
周期。此外，每个输出可调节的unlim-
次资讯科技教育数，而不改变存储在所述值
非易失性存储器。
设备操作
模拟部分
在S9804是一个8位，电压输出数字 - 模拟
转换器（ DAC ） 。该DAC包括电阻器网络
转换的8位数字输入转换为等效的模拟
于所施加的基准输出电压成比例
电压。
参考输入
在V之间的电压差
REFL
和V
REFH
输入设置满量程输出电压各自
DAC 。 V
REFL
必须等于或大于接地
（正电压） 。 V
REFH
必须大于（更多正）
比V
REFL
且小于或等于V
DD
.
输出缓冲放大器
电压输出精度的单位增益跟随了
杀高达1V / μs的。该输出可以从V摆动
REFL
to
V
REFH
。用一个0V至5V的输出转换放大器
通常输出稳定到1LSB在为40μs 。
数字接口
在S9408采用了常见的4线串行接口。它
由一个时钟（ CLK ） ，片选（ CS ＃ ） ，数据在
（DI）和数据输出（ DO） 。数据移入器件
在时钟的上升沿和从器件在时钟的
下降沿。数据移入和移出MSB在前。只做
之后该装置已被选择状态变为活动状态
一个有效的读命令和地址后，已重新
可察觉。
所有的数据传输开始后CS ＃变低和
逻辑“1”发送到器件。该第一数据传输
是起始位，必须先于所有操作。以下
起始位是两个命令位用于指定
四要执行的命令。接下来的两位是
用于选择四个DAC中的一个地址位。该
接下来的8个时钟周期的行动将取决于
在发出的命令。
2015 2.2 8/2/00
2
峰会微电子有限公司
S9408
CS ＃
CLK
DI
S
T
A
R
T
C1
C0
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
DO
喜
（上拉至V
DD
)
RDY / BSY ＃
VOUT
2015年牛逼fig02 2.0
图2.写序
上升沿集
NV写使能锁存
上升沿启动
NV写
CS ＃
CLK
DI
C1
C0
A1
D0
C1
C0
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
NV写使能
锁存器复位
地址和数据
都无所谓
RDY / BSY ＃
2015年牛逼fig03 2.0
图3.非易失性写序
非易失性写
非易失性写是一个两步骤的操作：它是由启动
以CS ＃低，时钟在起始位之后的
NV启用命令。在这一点上，主机可以采取的CS ＃
回高或继续打卡数据。该数据不
保养将由S9408被忽略。如果有任何命令
比写其他遵循NV使NV锁存器将被
清除。
接下来，主机采用CS ＃为低，并再次发出一个写
命令和地址，然后在8数据时钟
位进行编程。那么主机将带来CS ＃高
并且数据将被锁存到数据寄存器和一个
非易失性写操作将开始。
非易失性写的状态可以在被监控
RDY / BSY ＃引脚。一个逻辑低电平表示写仍在
进度和S9408将无法访问到主机;
逻辑高电平表示写操作完成，
S9408是准备进行下一个命令。请参考图3
供的总线条件的序列的一个图示
非易失性写入操作。
2015 2.2 8/2/00
4
峰会微电子有限公司
首脑会议
微电子公司
S9408
串行输入，四路8位非易失DACPOT
特点
4个8位DAC
- 差分非线性 - ± 0.5LSB的最大
- 积分非线性 - ± 1LSB最大值
每个DAC具有独立的基准输入
- 输出缓冲放大器翼轨到轨
- 地面到V
DD
基准电压输入范围
在维护每个DAC的数字输入数据
非易失EEPROM
上电复位重新加载寄存器与
非易失性数据
读与写的简单串行接口
DAC值， SPI 和QSPI 兼容。
充分运作，从2.7V至5.5V
低功耗： <1mW @ 2.7V
概观
在S9408 DACPOT 是一个串行输入，电压输出，
4个8位的数字到模拟转换器。在S9408能操作
阿泰从单一的+ 2.7V至+ 5.5V电源供电。内部精密度
锡安缓冲区摆动轨到轨和参考输入
范围包括在地和正电源。
在S9408集成了4个8位DAC和各自关联
ated电路包括一个增强的单位增益操作
tional放大器的输出，一个8位数据锁存器，一个8位的非
易失性寄存器和一个工业标准的串行接口
用于读取和写入数据到DAC的数据锁存器和
寄存器。这些DAC可独立编程
而每一种都有其自身的电气隔离Vreference
输入。
功能框图
内存控制
8位E2PROM
DAC部分0
2
VREFH0
VDD
3
串行
DATA IN
8位数据的寄存器
8位DAC
AMP
18
VOUT0
RDY / BSY ＃
4
程序设计
内存
调节器
11
串行数据输出
1
DAC部分1
17
12
VREFL0
VREFH1
VOUT1
VREFL1
CS ＃
DI
CLK
6
7
5
控制
逻辑
20
00/REG#
9
DAC部分2
GND
10
16
13
VREFH2
VOUT2
VREFL2
19
DAC部分3
15
14
8
2015年牛逼BD 2.0
VREFH3
VOUT3
VREFL3
DO
SUMMIT微电子有限公司2000 300果园城道，套房131 坎贝尔， CA 95008 电话408-378-6461 传真408-378-6586 www.summitmicro.com
特性如有变更，恕不另行通知
2015 2.2 8/2/00
1
S9408
引脚和信号定义
针
名字
功能
Vreference高：
V
REFL
＆ LT ; V
REFH
- V
DD
电源电压
20引脚PDIP
或20引脚SOIC
1, 2
V
REFH
20, 19
3
V
DD
VREFH1
VREFH0
VDD
RDY / BSY ＃
CLK
CS ＃
DI
DO
00/REG#
GND
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VREFH2
VREFH3
VOUT0
VOUT1
VOUT2
VOUT3
VREFL3
VREFL2
VREFL1
VREFL0
2015年牛逼PCON 2.0
4
RDY / BSY ＃就绪/忙：开漏输出
说明非易失性状态
写操作
CLK
CS ＃
时钟输入引脚：用于串行
数据通信
芯片选择：当高会取消
该设备并将其放置在一个低
电源模式
数据输入：串行数据输入管脚
数据输出：串行数据输出引脚
上电调用输入选项
电源地
Vreference低：
V
REFH
＆ GT ; V
REFL
= GND
DAC输出：缓冲d到a
转换器的输出
5
6
7
8
9
10
11, 12
13, 14
15, 16
17, 18
DI
DO
00/REG#
GND
V
REFL
V
OUT
在S9408的模拟输出可以被编程为
256单独的电压的步骤的任何一个。每一步的价值
是1/256
th
V之间的电压差的
REFH
和
V
REFL
的相应的DAC 。一旦这些编程
设置可以在所有被保存在非易失性存储器中
动力条件，并将在自动召回
一个上电序列。每个DAC可独立
读而不在读影响输出电压
周期。此外，每个输出可调节的unlim-
次资讯科技教育数，而不改变存储在所述值
非易失性存储器。
设备操作
模拟部分
在S9804是一个8位，电压输出数字 - 模拟
转换器（ DAC ） 。该DAC包括电阻器网络
转换的8位数字输入转换为等效的模拟
于所施加的基准输出电压成比例
电压。
参考输入
在V之间的电压差
REFL
和V
REFH
输入设置满量程输出电压各自
DAC 。 V
REFL
必须等于或大于接地
（正电压） 。 V
REFH
必须大于（更多正）
比V
REFL
且小于或等于V
DD
.
输出缓冲放大器
电压输出精度的单位增益跟随了
杀高达1V / μs的。该输出可以从V摆动
REFL
to
V
REFH
。用一个0V至5V的输出转换放大器
通常输出稳定到1LSB在为40μs 。
数字接口
在S9408采用了常见的4线串行接口。它
由一个时钟（ CLK ） ，片选（ CS ＃ ） ，数据在
（DI）和数据输出（ DO） 。数据移入器件
在时钟的上升沿和从器件在时钟的
下降沿。数据移入和移出MSB在前。只做
之后该装置已被选择状态变为活动状态
一个有效的读命令和地址后，已重新
可察觉。
所有的数据传输开始后CS ＃变低和
逻辑“1”发送到器件。该第一数据传输
是起始位，必须先于所有操作。以下
起始位是两个命令位用于指定
四要执行的命令。接下来的两位是
用于选择四个DAC中的一个地址位。该
接下来的8个时钟周期的行动将取决于
在发出的命令。
2015 2.2 8/2/00
2
峰会微电子有限公司
S9408
CS ＃
CLK
DI
S
T
A
R
T
C1
C0
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
DO
喜
（上拉至V
DD
)
RDY / BSY ＃
VOUT
2015年牛逼fig02 2.0
图2.写序
上升沿集
NV写使能锁存
上升沿启动
NV写
CS ＃
CLK
DI
C1
C0
A1
D0
C1
C0
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
NV写使能
锁存器复位
地址和数据
都无所谓
RDY / BSY ＃
2015年牛逼fig03 2.0
图3.非易失性写序
非易失性写
非易失性写是一个两步骤的操作：它是由启动
以CS ＃低，时钟在起始位之后的
NV启用命令。在这一点上，主机可以采取的CS ＃
回高或继续打卡数据。该数据不
保养将由S9408被忽略。如果有任何命令
比写其他遵循NV使NV锁存器将被
清除。
接下来，主机采用CS ＃为低，并再次发出一个写
命令和地址，然后在8数据时钟
位进行编程。那么主机将带来CS ＃高
并且数据将被锁存到数据寄存器和一个
非易失性写操作将开始。
非易失性写的状态可以在被监控
RDY / BSY ＃引脚。一个逻辑低电平表示写仍在
进度和S9408将无法访问到主机;
逻辑高电平表示写操作完成，
S9408是准备进行下一个命令。请参考图3
供的总线条件的序列的一个图示
非易失性写入操作。
2015 2.2 8/2/00
4
峰会微电子有限公司
首脑会议
微电子公司
S9408
串行输入，四路8位非易失DACPOT
特点
4个8位DAC
- 差分非线性 - ± 0.5LSB的最大
- 积分非线性 - ± 1LSB最大值
每个DAC具有独立的基准输入
- 输出缓冲放大器翼轨到轨
- 地面到V
DD
基准电压输入范围
在维护每个DAC的数字输入数据
非易失EEPROM
上电复位重新加载寄存器与
非易失性数据
读与写的简单串行接口
DAC值， SPI 和QSPI 兼容。
充分运作，从2.7V至5.5V
低功耗： <1mW @ 2.7V
概观
在S9408 DACPOT 是一个串行输入，电压输出，
4个8位的数字到模拟转换器。在S9408能操作
阿泰从单一的+ 2.7V至+ 5.5V电源供电。内部精密度
锡安缓冲区摆动轨到轨和参考输入
范围包括在地和正电源。
在S9408集成了4个8位DAC和各自关联
ated电路包括一个增强的单位增益操作
tional放大器的输出，一个8位数据锁存器，一个8位的非
易失性寄存器和一个工业标准的串行接口
用于读取和写入数据到DAC的数据锁存器和
寄存器。这些DAC可独立编程
而每一种都有其自身的电气隔离Vreference
输入。
功能框图
内存控制
8位E2PROM
DAC部分0
2
VREFH0
VDD
3
串行
DATA IN
8位数据的寄存器
8位DAC
AMP
18
VOUT0
RDY / BSY ＃
4
程序设计
内存
调节器
11
串行数据输出
1
DAC部分1
17
12
VREFL0
VREFH1
VOUT1
VREFL1
CS ＃
DI
CLK
6
7
5
控制
逻辑
20
00/REG#
9
DAC部分2
GND
10
16
13
VREFH2
VOUT2
VREFL2
19
DAC部分3
15
14
8
2015年牛逼BD 2.0
VREFH3
VOUT3
VREFL3
DO
SUMMIT微电子有限公司2000 300果园城道，套房131 坎贝尔， CA 95008 电话408-378-6461 传真408-378-6586 www.summitmicro.com
特性如有变更，恕不另行通知
2015 2.2 8/2/00
1
S9408
引脚和信号定义
针
名字
功能
Vreference高：
V
REFL
＆ LT ; V
REFH
- V
DD
电源电压
20引脚PDIP
或20引脚SOIC
1, 2
V
REFH
20, 19
3
V
DD
VREFH1
VREFH0
VDD
RDY / BSY ＃
CLK
CS ＃
DI
DO
00/REG#
GND
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VREFH2
VREFH3
VOUT0
VOUT1
VOUT2
VOUT3
VREFL3
VREFL2
VREFL1
VREFL0
2015年牛逼PCON 2.0
4
RDY / BSY ＃就绪/忙：开漏输出
说明非易失性状态
写操作
CLK
CS ＃
时钟输入引脚：用于串行
数据通信
芯片选择：当高会取消
该设备并将其放置在一个低
电源模式
数据输入：串行数据输入管脚
数据输出：串行数据输出引脚
上电调用输入选项
电源地
Vreference低：
V
REFH
＆ GT ; V
REFL
= GND
DAC输出：缓冲d到a
转换器的输出
5
6
7
8
9
10
11, 12
13, 14
15, 16
17, 18
DI
DO
00/REG#
GND
V
REFL
V
OUT
在S9408的模拟输出可以被编程为
256单独的电压的步骤的任何一个。每一步的价值
是1/256
th
V之间的电压差的
REFH
和
V
REFL
的相应的DAC 。一旦这些编程
设置可以在所有被保存在非易失性存储器中
动力条件，并将在自动召回
一个上电序列。每个DAC可独立
读而不在读影响输出电压
周期。此外，每个输出可调节的unlim-
次资讯科技教育数，而不改变存储在所述值
非易失性存储器。
设备操作
模拟部分
在S9804是一个8位，电压输出数字 - 模拟
转换器（ DAC ） 。该DAC包括电阻器网络
转换的8位数字输入转换为等效的模拟
于所施加的基准输出电压成比例
电压。
参考输入
在V之间的电压差
REFL
和V
REFH
输入设置满量程输出电压各自
DAC 。 V
REFL
必须等于或大于接地
（正电压） 。 V
REFH
必须大于（更多正）
比V
REFL
且小于或等于V
DD
.
输出缓冲放大器
电压输出精度的单位增益跟随了
杀高达1V / μs的。该输出可以从V摆动
REFL
to
V
REFH
。用一个0V至5V的输出转换放大器
通常输出稳定到1LSB在为40μs 。
数字接口
在S9408采用了常见的4线串行接口。它
由一个时钟（ CLK ） ，片选（ CS ＃ ） ，数据在
（DI）和数据输出（ DO） 。数据移入器件
在时钟的上升沿和从器件在时钟的
下降沿。数据移入和移出MSB在前。只做
之后该装置已被选择状态变为活动状态
一个有效的读命令和地址后，已重新
可察觉。
所有的数据传输开始后CS ＃变低和
逻辑“1”发送到器件。该第一数据传输
是起始位，必须先于所有操作。以下
起始位是两个命令位用于指定
四要执行的命令。接下来的两位是
用于选择四个DAC中的一个地址位。该
接下来的8个时钟周期的行动将取决于
在发出的命令。
2015 2.2 8/2/00
2
峰会微电子有限公司
S9408
CS ＃
CLK
DI
S
T
A
R
T
C1
C0
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
DO
喜
（上拉至V
DD
)
RDY / BSY ＃
VOUT
2015年牛逼fig02 2.0
图2.写序
上升沿集
NV写使能锁存
上升沿启动
NV写
CS ＃
CLK
DI
C1
C0
A1
D0
C1
C0
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
NV写使能
锁存器复位
地址和数据
都无所谓
RDY / BSY ＃
2015年牛逼fig03 2.0
图3.非易失性写序
非易失性写
非易失性写是一个两步骤的操作：它是由启动
以CS ＃低，时钟在起始位之后的
NV启用命令。在这一点上，主机可以采取的CS ＃
回高或继续打卡数据。该数据不
保养将由S9408被忽略。如果有任何命令
比写其他遵循NV使NV锁存器将被
清除。
接下来，主机采用CS ＃为低，并再次发出一个写
命令和地址，然后在8数据时钟
位进行编程。那么主机将带来CS ＃高
并且数据将被锁存到数据寄存器和一个
非易失性写操作将开始。
非易失性写的状态可以在被监控
RDY / BSY ＃引脚。一个逻辑低电平表示写仍在
进度和S9408将无法访问到主机;
逻辑高电平表示写操作完成，
S9408是准备进行下一个命令。请参考图3
供的总线条件的序列的一个图示
非易失性写入操作。
2015 2.2 8/2/00
4
峰会微电子有限公司
QQ：2880707522 复制
