数字信号处理器
S5L9284D
介绍
该S5L9284D是专为数字的CMOS集成电路
音频信号处理器。
它是一个单片集成电路具有内置的16K SRAM和数字锁相环。
它类似于S5L9283芯片，但拥有先进的纠错能力。
80QFP1420C
特点
EFM解调数据
内置的帧同步检测，保护和插入电路
C1： 2纠错; C2 ： 4的消失校正
插
子码数据串行输出
CLV伺服控制器
跟踪计数器
MICOM接口
内置的16K SRAM
数字音频输出（TX ）
内置数字锁相环和模拟PLL
双速功能
单电源供电： + 5V
订购信息
设备
S5L9284D01-Q0R0
包
80-QFP-1420C
工作温度
20°C
至+ 75°C
1
数字信号处理器
S5L9284D
引脚配置
DSPEED
APDO2
APDO1
DVDD2
TRCNT
/国家统计局
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65
AVDD1
DPDO
DPFIN
DPFOUT
CntVol
AVSS1
DATx
XIN
XOUT
WDCH1
LRCH1
SADT1
DVSS1
BCK1
C2PO
TIM2
/BCK1
/BCK2
BCK2
LRCH2
SADT2
TEST0
WDCH2
EMPH
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
TEST1
SMON
VCOO
SMDP
SMSD
SMEF
PBFR
VCOI
LOCK
EFMI
64
63
62
61
60
59
58
57
56
SEL4
SEL3
SEL2
SLE1
/ CS
/ WE
C16M
C4M
/ JIT
ULKFS
FSDW
DVSS2
/ PBCK
FLAG5
FLAG4
FLAG3
FLAG2
FLAG1
DB0
DB1
DB2
DB3
DB4
DB5
KS9284
S5L9284D
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40
S0S1
DB7
MLT
RESET
SQOK
MDAT
SQDT
SBDT
MUTE（静音）
SBCK
LKFS
SQCK
DVDD1
SQEN
MCK
DB6
3
S5L9284D
数字信号处理器
引脚说明
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
符号
AV
DD1
DPDO
DPFIN
DPFOUT
CntVol
AV
SS1
DATx
XIN
XOUT
WDCH1
LRCH1
SADT1
DV
SS1
BCK1
C2PO
TIM2
/BCK1
/BCK2
BCK2
LRCH2
SADT2
TEST0
WDCH2
EMPH
LKFS
S0S1
RESET
SQEN
SQCK
SQDT
SQOK
I / O
O
I
O
I
O
I
O
O
O
O
O
O
O
O
O
O
O
O
I
O
O
O
O
I
I
I / O
O
O
模拟电源电压1
电荷泵输出的主PLL
过滤器输入主PLL
对于主PLL输出滤波器
VCO控制电压主PLL
模拟地1
数字音频输出
X - TAL振荡器输入（ 16.9344MHz / 33.8688MHz ）
X - TAL振荡器输出
48位字时钟/插槽
48位通道时钟/插槽
串行音频数据输出， 48比特/时隙
数字地面1
串行音频数据位时钟为48位/插槽
C2指针串行音频数据
正常或双速控制输出引脚
BCK1的反转时钟
BCK2的反转时钟
串行音频数据位时钟为64位/插槽
通道时钟64位/插槽
串行音频数据输出， 64比特/时隙
测试输入引脚（ “L”：正常，
“H”:
测试）
64位/插槽的字时钟
重点/非重点输出（“H” ：强调）
帧同步的锁定状态输出
的子码同步信号输出端（ S0 + S1 ）
系统复位时低
SQCK控制输入端（ “L”：内部时钟，
“H”:
外部时钟）
子码Q数据位时钟
子码Q数据串行输出
的子码Q值的CRC校验结果信号输出
描述
4
数字信号处理器
S5L9284D
引脚说明
（续）
PIN号
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
符号
SBCK
SBDT
DV
DD1
MUTE（静音）
MLT
MDAT
MCK
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
FLAG1
FLAG2
FLAG3
FLAG4
FLAG5
/ PBCK
DV
SS2
FSDW
ULKFS
/ JIT
C4M
C16M
/ WE
/ CS
SEL1
SEL2
I / O
I
O
I
I
I
I
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I
I
子码数据位时钟
子码的串行数据输出
数字电源电压1
静音控制输入（“H” ：静音ON）的
由微电脑锁存信号输入
从捷讯串行数据输入
串行数据从微机传送时钟输入
外部SRAM数据端口7 （ MSB ）
外部SRAM数据端口6
数据端口5外部SRAM
数据端口4的外部SRAM
外部SRAM数据端口3
外部SRAM数据端口2
外部SRAM数据端口1
外部SRAM数据端口0 （ LSB ）
为C1纠错监视输出（ RA0 ）
为C1纠错监视输出（ RA1 ）
对于C2纠错监视输出（ RA2 ）
对于C2纠错监视输出（ RA3 ）
C2解码器标志（ “H”时：当该处理C2码是不可能的校正
状态/ RA4 ）
VCOI / 2时钟（ 4.3218 / 8.6436兆赫） ，锁定与EFMI时（ RA5 ）
数字地2
未受保护的帧同步（ RA6 ）
帧同步保护状态（ RA7 ）
内存溢出和下溢状态（ RA8 ）
4.2336兆赫时钟输出（ RA9 ）
16.9344 MHz时钟输出（ RA10 ）
写使能输出到外部SRAM
芯片选择输出到外部SRAM
的X河谷选择端子（“L” ： 16.9344兆赫
“H”:
33.8688兆赫）
DPLL的选择端（“L” ：数字锁相环，
“H”:
APLL ）
描述
5
数字信号处理器
S5L9284D
介绍
该S5L9284D是专为数字的CMOS集成电路
音频信号处理器。
它是一个单片集成电路具有内置的16K SRAM和数字锁相环。
它类似于S5L9283芯片，但拥有先进的纠错能力。
80QFP1420C
特点
EFM解调数据
内置的帧同步检测，保护和插入电路
C1： 2纠错; C2 ： 4的消失校正
插
子码数据串行输出
CLV伺服控制器
跟踪计数器
MICOM接口
内置的16K SRAM
数字音频输出（TX ）
内置数字锁相环和模拟PLL
双速功能
单电源供电： + 5V
订购信息
设备
S5L9284D01-Q0R0
包
80-QFP-1420C
工作温度
20°C
至+ 75°C
1
数字信号处理器
S5L9284D
引脚配置
DSPEED
APDO2
APDO1
DVDD2
TRCNT
/国家统计局
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65
AVDD1
DPDO
DPFIN
DPFOUT
CntVol
AVSS1
DATx
XIN
XOUT
WDCH1
LRCH1
SADT1
DVSS1
BCK1
C2PO
TIM2
/BCK1
/BCK2
BCK2
LRCH2
SADT2
TEST0
WDCH2
EMPH
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
TEST1
SMON
VCOO
SMDP
SMSD
SMEF
PBFR
VCOI
LOCK
EFMI
64
63
62
61
60
59
58
57
56
SEL4
SEL3
SEL2
SLE1
/ CS
/ WE
C16M
C4M
/ JIT
ULKFS
FSDW
DVSS2
/ PBCK
FLAG5
FLAG4
FLAG3
FLAG2
FLAG1
DB0
DB1
DB2
DB3
DB4
DB5
KS9284
S5L9284D
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40
S0S1
DB7
MLT
RESET
SQOK
MDAT
SQDT
SBDT
MUTE（静音）
SBCK
LKFS
SQCK
DVDD1
SQEN
MCK
DB6
3
S5L9284D
数字信号处理器
引脚说明
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
符号
AV
DD1
DPDO
DPFIN
DPFOUT
CntVol
AV
SS1
DATx
XIN
XOUT
WDCH1
LRCH1
SADT1
DV
SS1
BCK1
C2PO
TIM2
/BCK1
/BCK2
BCK2
LRCH2
SADT2
TEST0
WDCH2
EMPH
LKFS
S0S1
RESET
SQEN
SQCK
SQDT
SQOK
I / O
O
I
O
I
O
I
O
O
O
O
O
O
O
O
O
O
O
O
I
O
O
O
O
I
I
I / O
O
O
模拟电源电压1
电荷泵输出的主PLL
过滤器输入主PLL
对于主PLL输出滤波器
VCO控制电压主PLL
模拟地1
数字音频输出
X - TAL振荡器输入（ 16.9344MHz / 33.8688MHz ）
X - TAL振荡器输出
48位字时钟/插槽
48位通道时钟/插槽
串行音频数据输出， 48比特/时隙
数字地面1
串行音频数据位时钟为48位/插槽
C2指针串行音频数据
正常或双速控制输出引脚
BCK1的反转时钟
BCK2的反转时钟
串行音频数据位时钟为64位/插槽
通道时钟64位/插槽
串行音频数据输出， 64比特/时隙
测试输入引脚（ “L”：正常，
“H”:
测试）
64位/插槽的字时钟
重点/非重点输出（“H” ：强调）
帧同步的锁定状态输出
的子码同步信号输出端（ S0 + S1 ）
系统复位时低
SQCK控制输入端（ “L”：内部时钟，
“H”:
外部时钟）
子码Q数据位时钟
子码Q数据串行输出
的子码Q值的CRC校验结果信号输出
描述
4
数字信号处理器
S5L9284D
引脚说明
（续）
PIN号
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
符号
SBCK
SBDT
DV
DD1
MUTE（静音）
MLT
MDAT
MCK
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
FLAG1
FLAG2
FLAG3
FLAG4
FLAG5
/ PBCK
DV
SS2
FSDW
ULKFS
/ JIT
C4M
C16M
/ WE
/ CS
SEL1
SEL2
I / O
I
O
I
I
I
I
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I
I
子码数据位时钟
子码的串行数据输出
数字电源电压1
静音控制输入（“H” ：静音ON）的
由微电脑锁存信号输入
从捷讯串行数据输入
串行数据从微机传送时钟输入
外部SRAM数据端口7 （ MSB ）
外部SRAM数据端口6
数据端口5外部SRAM
数据端口4的外部SRAM
外部SRAM数据端口3
外部SRAM数据端口2
外部SRAM数据端口1
外部SRAM数据端口0 （ LSB ）
为C1纠错监视输出（ RA0 ）
为C1纠错监视输出（ RA1 ）
对于C2纠错监视输出（ RA2 ）
对于C2纠错监视输出（ RA3 ）
C2解码器标志（ “H”时：当该处理C2码是不可能的校正
状态/ RA4 ）
VCOI / 2时钟（ 4.3218 / 8.6436兆赫） ，锁定与EFMI时（ RA5 ）
数字地2
未受保护的帧同步（ RA6 ）
帧同步保护状态（ RA7 ）
内存溢出和下溢状态（ RA8 ）
4.2336兆赫时钟输出（ RA9 ）
16.9344 MHz时钟输出（ RA10 ）
写使能输出到外部SRAM
芯片选择输出到外部SRAM
的X河谷选择端子（“L” ： 16.9344兆赫
“H”:
33.8688兆赫）
DPLL的选择端（“L” ：数字锁相环，
“H”:
APLL ）
描述
5
QQ：2880707522 复制
