OSD性升压MONITOR FOR （初步）
S5D2510
产品概述
介绍
S5D2510是一个独立的OSD处理器，它用于显示监视器调整或状态信息作为
某些字符或在屏幕上的符号。其基本操作包括使所述R / G / B信号的字符或
通过控制内部存储器，它与水平回扫信号同步，并用它混合符号
在视频放大器集成电路主视频信号。用于使字符或符号的字体数据存储在
内部ROM 。被访问和控制的控制数据，通过从微控制器发送
I
2
C总线。该芯片包含内部PLL电路，因此，所有的定时控制信号，包括系统时钟，被
与水平回扫信号同步。
特点
一般字体矩阵： 12
×
18
完全可编程的显示区： 15行
×
30列
流行的MCU接口：我
2
C协议
内置1K字节的SRAM
可选的字符颜色（最多16个颜色） ：字体的基础
可选择的栅格颜色（最多16个颜色） ：字体的基础
性格可编程和自动调节垂直高度： 18范围
63
字符闪烁和重影：字体基础
可编程对称行与行间距：范围0
31
横向起始位置： 256个不同的位置（ 6点每一步）
垂直起始位置： 256个不同的职位（ 4扫描线的每个步骤）
滚动：效果，其中1字符线向上或向下滚动
4可编程窗口功能和窗口优先级控制
可选择的窗口阴影宽度： H / V 2，4， 6和8点
支持后台视频透明度：字体的基础上或窗口的基础
全白模式生成的制造模式
自动字符高度控制
全屏显示RAM擦除
OSD垂直弹跳自动检测&校正
足够的字体，支持多语言：
宽工作（水平）频率范围： 30kHz的
120kHz
640 ， 800 ， 1024和1280点/行
通过片上PLL提供的像素频率： 19.2MHz的
153.6MHz
1
S5D2510
OSD处理器MONITOR （初步）
框图
OSD处理器由8块在顶层，如图"Figure 1 ：功能块diagram" 。
有用于在OSD处理器4的输入信号，这是串行数据（SDA） ，时钟（SCL）形成微控制器
而从H / V同步处理的同步信号（ HFLB和VFLB ） 。通过串行数据线，所有的信息
在OSD操作被转移。在此，协议是我
2
C总线。
数据接收机块是一个解码器，用于从一个微控制器的串行输入数据进行解码。该串行数据是
转换为16位并行格式的数据接收器块。该并行数据被传输到RAM或
通过总线寄存器。内部总线是一种星形总线型的。
控制数据来自数据接收器被用于产生用于控制字符大小的控制信号，
字符位置，空白模式，闪烁模式，背景色，以及等等，在定时控制器和显示单元块。
所有的定时信号，以从/读出/写入数据到内部RAM和ROM也在定时生成
控制器模块。在PLL块，内部系统时钟是与HFLB同步生成，这是
用作用于OSD处理器的定时基准信号。
SDA
SCL
7
数据接收
（ IIC控制器）
8
16
内存
数据
/
16
控制
数据
显示内存
（ 1K字节SRAM）
只读存储器
地址
/
9
单身
颜色
只读存储器
(448X18X12)
多
颜色
只读存储器
(16X3X18X12)
控制寄存器
/
字形
控制
字形
数据
字形
数据
12
FRAME
控制
12
/
/
15
显示
调节器
14
输出级
13
12
11
H / V / CLK
控制
H / V / CLK
控制
INT
R_OUT
G_OUT
B_OUT
FBLK
ROW
控制
显示
控制
HFLB
VFLB
6
OSD PLL
9
CLK
H- PULSE
V- PULSE
FRAME
控制
ROW
控制
定时
调节器
2
VCO_In
3
VREF
4
VICTL
1
VSSA
5
VDDA
10
VSS
16
VDD
图1.功能框图
2
OSD性升压MONITOR FOR （初步）
S5D2510
销刀豆网络gurations
在S5D2510的封装类型为16 -DIP -300 。
引脚配置如图所示波纹管。
VSS_A
VCO_In
VREF
VICTL
VDD_A
HFLB
SDA
SCL
1
2
3
4
16
15
14
13
VDD_D
INT
R_OUT
G_OUT
B_OUT
FBLK
VSS_D
VFLB
S5D2510
5
6
7
8
12
11
10
9
图2.引脚配置
3
S5D2510
OSD处理器MONITOR （初步）
引脚说明
表1.引脚说明
PIN号
1
信号
VSSA
活跃
-
I / O
-
描述
该引脚提供信号地PLL电路。我们
建议您从数字分开模拟地
如在地上'图3： S5D2510应用电路“ （ 6P ）
为获得最佳性能（ S5D2510的内置的PLL是敏感
噪音是由于大范围的PLL特性） 。
这个电压是在外部环路滤波器和发送到VCO的
输入块。工作电压范围为约1
4V ，而你
可以提高免疫能力，抵抗外界噪音，如果你想降低
通过使最大操作电压范围VCO的灵敏度
可能在5V电源电压。请参阅“ PLL控制” （ 29P ） 。
连接用的对地电阻，以使所述
这需要操作的内部PLL （锁相环区域基准电流
控制）。请参阅“ PLL控制” （ 29P ） “ 。
PLL增益控制VCO电流控制。
该引脚提供+ 5V电源电压， PLL电路。我们
建议你把数字和模拟电源PLL
当你在做'图3： S5D2510应用电路（ 6P ） “来
防止时钟噪声的数字模块上的影响力。
水平偏转：该引脚为参考信号源
内部PLL 。
串行数据（我
2
C） 。我们建议您使用串行电阻
5V的上拉电阻大约十分之一值作为我
2
C协议。
串行时钟（我
2
C） 。我们建议您使用串行电阻
5V的上拉电阻大约十分之一值作为我
2
C协议。
垂直回扫信号：针脚＃ 6相似，这个输入负
极性垂直回扫信号为syncronizing垂直控制
电路。
地面数字部分
快速消隐信号： OSD R / G / B输出的预认可
AMP只有当这个输出引脚为高电平。换句话说，如果FBLK是
低， OSD R / G / B输出的前置放大器没有被选中。
OSD信号输出（B）中。
OSD信号输出（ G）
OSD信号输出（R）的
2
VCO_In
-
-
3
VREF
-
-
4
5
VICTL
VDDA
-
-
-
-
6
7
8
9
HFLB
SDA
SCL
VFLB
低
-
-
低
输入
输入/输出
输入/输出
输入
10
11
VSS
FBLK
-
-
-
产量
12
13
14
B_OUT
G_OUT
R_OUT
-
-
-
产量
产量
产量
4
OSD性升压MONITOR FOR （初步）
S5D2510
表1.引脚说明（续）
PIN号
15
信号
INT
活跃
-
I / O
产量
描述
此输出引脚表示的颜色强度。如果你设置的强度
控制位为“1” （高）和前置放大器配套使用
强度函数，该引脚输出高电平，同时指定
正在显示的字符或栅格。如果此引脚的输出为高电平，
色电平降低到一半，并显示在彩色的差
从当它为低电平时，允许一个16色的选择，当这个电平
强销和R / G / B输出相结合。例如，当R ，
G和B都高时，白色被输出。如果将INT位为“1” （高） ，
色电平变小至一半，并输出灰度。
+ 5V电源电压的数字部分
16
VDD
-
产量
*在上表中，只HFLB和VFLB的活性柱是低的。这意味着， HFLB和VFLB被设定
他们被输入的低电平有效的默认值。欲了解更多信息，请参阅“寄存器描述（ 13P ） ” 。
5
OSD性升压MONITOR FOR （初步）
S5D2510
产品概述
介绍
S5D2510是一个独立的OSD处理器，它用于显示监视器调整或状态信息作为
某些字符或在屏幕上的符号。其基本操作包括使所述R / G / B信号的字符或
通过控制内部存储器，它与水平回扫信号同步，并用它混合符号
在视频放大器集成电路主视频信号。用于使字符或符号的字体数据存储在
内部ROM 。被访问和控制的控制数据，通过从微控制器发送
I
2
C总线。该芯片包含内部PLL电路，因此，所有的定时控制信号，包括系统时钟，被
与水平回扫信号同步。
特点
一般字体矩阵： 12
×
18
完全可编程的显示区： 15行
×
30列
流行的MCU接口：我
2
C协议
内置1K字节的SRAM
可选的字符颜色（最多16个颜色） ：字体的基础
可选择的栅格颜色（最多16个颜色） ：字体的基础
性格可编程和自动调节垂直高度： 18范围
63
字符闪烁和重影：字体基础
可编程对称行与行间距：范围0
31
横向起始位置： 256个不同的位置（ 6点每一步）
垂直起始位置： 256个不同的职位（ 4扫描线的每个步骤）
滚动：效果，其中1字符线向上或向下滚动
4可编程窗口功能和窗口优先级控制
可选择的窗口阴影宽度： H / V 2，4， 6和8点
支持后台视频透明度：字体的基础上或窗口的基础
全白模式生成的制造模式
自动字符高度控制
全屏显示RAM擦除
OSD垂直弹跳自动检测&校正
足够的字体，支持多语言：
宽工作（水平）频率范围： 30kHz的
120kHz
640 ， 800 ， 1024和1280点/行
通过片上PLL提供的像素频率： 19.2MHz的
153.6MHz
1
S5D2510
OSD处理器MONITOR （初步）
框图
OSD处理器由8块在顶层，如图"Figure 1 ：功能块diagram" 。
有用于在OSD处理器4的输入信号，这是串行数据（SDA） ，时钟（SCL）形成微控制器
而从H / V同步处理的同步信号（ HFLB和VFLB ） 。通过串行数据线，所有的信息
在OSD操作被转移。在此，协议是我
2
C总线。
数据接收机块是一个解码器，用于从一个微控制器的串行输入数据进行解码。该串行数据是
转换为16位并行格式的数据接收器块。该并行数据被传输到RAM或
通过总线寄存器。内部总线是一种星形总线型的。
控制数据来自数据接收器被用于产生用于控制字符大小的控制信号，
字符位置，空白模式，闪烁模式，背景色，以及等等，在定时控制器和显示单元块。
所有的定时信号，以从/读出/写入数据到内部RAM和ROM也在定时生成
控制器模块。在PLL块，内部系统时钟是与HFLB同步生成，这是
用作用于OSD处理器的定时基准信号。
SDA
SCL
7
数据接收
（ IIC控制器）
8
16
内存
数据
/
16
控制
数据
显示内存
（ 1K字节SRAM）
只读存储器
地址
/
9
单身
颜色
只读存储器
(448X18X12)
多
颜色
只读存储器
(16X3X18X12)
控制寄存器
/
字形
控制
字形
数据
字形
数据
12
FRAME
控制
12
/
/
15
显示
调节器
14
输出级
13
12
11
H / V / CLK
控制
H / V / CLK
控制
INT
R_OUT
G_OUT
B_OUT
FBLK
ROW
控制
显示
控制
HFLB
VFLB
6
OSD PLL
9
CLK
H- PULSE
V- PULSE
FRAME
控制
ROW
控制
定时
调节器
2
VCO_In
3
VREF
4
VICTL
1
VSSA
5
VDDA
10
VSS
16
VDD
图1.功能框图
2
OSD性升压MONITOR FOR （初步）
S5D2510
销刀豆网络gurations
在S5D2510的封装类型为16 -DIP -300 。
引脚配置如图所示波纹管。
VSS_A
VCO_In
VREF
VICTL
VDD_A
HFLB
SDA
SCL
1
2
3
4
16
15
14
13
VDD_D
INT
R_OUT
G_OUT
B_OUT
FBLK
VSS_D
VFLB
S5D2510
5
6
7
8
12
11
10
9
图2.引脚配置
3
S5D2510
OSD处理器MONITOR （初步）
引脚说明
表1.引脚说明
PIN号
1
信号
VSSA
活跃
-
I / O
-
描述
该引脚提供信号地PLL电路。我们
建议您从数字分开模拟地
如在地上'图3： S5D2510应用电路“ （ 6P ）
为获得最佳性能（ S5D2510的内置的PLL是敏感
噪音是由于大范围的PLL特性） 。
这个电压是在外部环路滤波器和发送到VCO的
输入块。工作电压范围为约1
4V ，而你
可以提高免疫能力，抵抗外界噪音，如果你想降低
通过使最大操作电压范围VCO的灵敏度
可能在5V电源电压。请参阅“ PLL控制” （ 29P ） 。
连接用的对地电阻，以使所述
这需要操作的内部PLL （锁相环区域基准电流
控制）。请参阅“ PLL控制” （ 29P ） “ 。
PLL增益控制VCO电流控制。
该引脚提供+ 5V电源电压， PLL电路。我们
建议你把数字和模拟电源PLL
当你在做'图3： S5D2510应用电路（ 6P ） “来
防止时钟噪声的数字模块上的影响力。
水平偏转：该引脚为参考信号源
内部PLL 。
串行数据（我
2
C） 。我们建议您使用串行电阻
5V的上拉电阻大约十分之一值作为我
2
C协议。
串行时钟（我
2
C） 。我们建议您使用串行电阻
5V的上拉电阻大约十分之一值作为我
2
C协议。
垂直回扫信号：针脚＃ 6相似，这个输入负
极性垂直回扫信号为syncronizing垂直控制
电路。
地面数字部分
快速消隐信号： OSD R / G / B输出的预认可
AMP只有当这个输出引脚为高电平。换句话说，如果FBLK是
低， OSD R / G / B输出的前置放大器没有被选中。
OSD信号输出（B）中。
OSD信号输出（ G）
OSD信号输出（R）的
2
VCO_In
-
-
3
VREF
-
-
4
5
VICTL
VDDA
-
-
-
-
6
7
8
9
HFLB
SDA
SCL
VFLB
低
-
-
低
输入
输入/输出
输入/输出
输入
10
11
VSS
FBLK
-
-
-
产量
12
13
14
B_OUT
G_OUT
R_OUT
-
-
-
产量
产量
产量
4
OSD性升压MONITOR FOR （初步）
S5D2510
表1.引脚说明（续）
PIN号
15
信号
INT
活跃
-
I / O
产量
描述
此输出引脚表示的颜色强度。如果你设置的强度
控制位为“1” （高）和前置放大器配套使用
强度函数，该引脚输出高电平，同时指定
正在显示的字符或栅格。如果此引脚的输出为高电平，
色电平降低到一半，并显示在彩色的差
从当它为低电平时，允许一个16色的选择，当这个电平
强销和R / G / B输出相结合。例如，当R ，
G和B都高时，白色被输出。如果将INT位为“1” （高） ，
色电平变小至一半，并输出灰度。
+ 5V电源电压的数字部分
16
VDD
-
产量
*在上表中，只HFLB和VFLB的活性柱是低的。这意味着， HFLB和VFLB被设定
他们被输入的低电平有效的默认值。欲了解更多信息，请参阅“寄存器描述（ 13P ） ” 。
5
QQ：2881677436 复制
