S524LB0X91/B0XB1
32K/64K-bit
串行EEPROM
数据表
概观
该S524LB0D91 / B0DB1串行EEPROM具有32/64千位( 4096 / 8192 )的容量,支持
标准I
2
C - 总线串行接口。它使用了三星最先进的CMOS技术制造。一
s
它的主要特征是一个基于硬件的写保护电路,用于对整个存储器区。基于硬件的写
保护被写保护( WP )引脚的状态来控制。使用单页写模式,可以装载最多
32个字节的数据为在一个单一的写操作的EEPROM中。的另一个显著特点
S524LB0D91 / B0DB1是它的快速模式和标准模式的支持。
特点
I
2
C- BUS接口
两线串行接口
自动字地址递增
工作特性
工作电压: 2.0 V至5.5 V
工作电流
- 最大写入电流: < 3毫安在5.5 V
EEPROM
32/64千位( 4096 / 8,192字节)的存储区域
32字节的页缓冲区
与自动典型的3毫秒的写周期时间
擦除功能
整个基于硬件写保护
EEPROM (使用WP引脚)
EEPROM编程电压产生
芯片
百万擦除/写周期
百年数据保留
- 最大读取电流: < 500
A
在5.5 V
- 最大待机电流: < 2
A
在2.0 V
工作温度范围:
- - 25 ° C至+ 70°C (商业)
- - 40 ° C至+ 85°C (工业级)
工作时钟频率
- 100千赫,在标准模式
- 400千赫,在快速模式
静电放电( ESD )
- 5000 V( HBM )
- 500 V ( MM )
套餐
8引脚DIP和SOP
7-1
S524LB0D91 / B0DB1串行EEPROM
数据表
SDA
START / STOP
逻辑
HV代
定时控制
WP
控制逻辑
SCL
从机地址
比较
字地址
指针
ROW
解码器
EEPROM
电池阵列
4096 ×8位
8192 ×8位
A0
A1
A2
列解码器
数据寄存器
D
OUT
和ACK
图7-1 。 S524LB0D91 / B0DB1框图
7-2
数据表
S524LB0D91 / B0DB1串行EEPROM
V
CC
WP
SDA ,SCL
S524AB0D91/B0DB1
A0
A1
A2
V
SS
注意:
该S524AB0D91 / B0DB1是可用
8引脚DIP , SOP,和TSSOP封装。
图7-2 。引脚分配图
表7-1 。 S524LB0D91 / B0DB1引脚说明
名字
A0, A1, A2
TYPE
输入
描述
输入引脚的器件地址选择。配置设备
地址,这些引脚应连接到V
CC
或V
SS
的
装置。
接地引脚。
双向数据引脚为I C总线串行数据接口。施密特
触发输入和开漏输出。一个外部上拉电阻
必须连接到V
DD.
施密特触发输入引脚串行时钟输入。
输入引脚的硬件写保护控制。如果您将此引脚连接到
V
CC,
写功能被禁用,以保护先前写入的数据
在整个存储器;如果你绑到V
SS
中,写功能是
启用。
单电源。
2
电路
数
1
V
SS
SDA
–
I / O
–
3
SCL
WP
输入
输入
2
1
V
CC
–
–
注意:
参见销电路类型1,2,和3中的图中的下面的页。
7-3
S524LB0D91 / B0DB1串行EEPROM
数据表
A0, A1,
A2 , WP
SCL
噪音
滤波器
图7-3 。引脚电路类型1
图7-4 。引脚电路类型2
SDA
数据输出
V
SS
噪音
滤波器
DATA IN
图7-5 。引脚电路类型3
7-4
数据表
S524LB0D91 / B0DB1串行EEPROM
功能说明
I
2
C- BUS接口
该S524LB0D91 / B0DB1支持我
2
C总线串行接口的数据传输协议。两线总线
由串行数据线(SDA)和串行时钟线(SCL)的。在SDA和SCL线必须连接
到V
CC
通过一个上拉电阻是总线上的某个位置。
即把数据放到总线的任何设备被定义为“发送器”,而从总线获得数据的任何装置是
一个“接收器”。该总线由主器件产生串行时钟和启动/停止条件控制,
控制总线访问。用A0 ,A1和A2的输入引脚,最多8 S524LB0D91 / B0DB1装置可以是
连接到相同的余
2
C总线为奴(见图7-6 ) 。无论是主站和从站可以作为一个操作
发送器或接收器,但由主器件决定了公交车的运营模式将是积极的。
V
CC
V
CC
R
R
SDA
SCL
SLAVE 1
总线主控
(发送器/
接收器)
MCU
到V
CC
或V
SS
到V
CC
或V
SS
到V
CC
或V
SS
到V
CC
或V
SS
S524LB0D91/
B0XB1
TX / RX
A0 A1 A2
SLAVE 2
S524LB0D91/
B0XB1
TX / RX
A0 A1 A2
从机3
S524LB0D91/
B0XB1
TX / RX
A0 A1 A2
从机8
S524LB0D91/
B0XB1
TX / RX
A0 A1 A2
图7-6 。典型配置
7-5