S524C20D11/20D21/80D41/80D81
1K/2K/4K/8K-bit
串行EEPROM
数据表
概观
该S524C20D11 / 20D21 / 80D41 / 80D81串行EEPROM具有1024 / 2048 / 4096 / 8192位（ 256分之128 / 512 / 1,024-
字节）的容量，支持标准I
2
C - 总线串行接口。它采用三星制造的“最
s
先进的CMOS技术。它的一个重要特点是一个基于硬件的写保护电路，用于对整个
存储区域。基于硬件的写保护被写保护（ WP ）引脚的状态来控制。使用单
页写模式，可以装载多达16个字节的数据到单一写操作的EEPROM 。另
在S524C20D11 / 20D21 / 80D41 / 80D81的显著特点是它的快速模式和标准模式的支持。
特点
I
2
C- BUS接口
两线串行接口
自动字地址递增
工作特性
工作电压
- 2.5 V至5.5 V （写）
- 2.2 V至5.5 V （读）
EEPROM
1K / 2K / 4K / 8K比特（ 256分之128 / 512/ 1024字节）的
存储区域
16字节的页缓冲区
典型的3.5毫秒写出来与周期时间
自动擦除功能
整个基于硬件写保护
EEPROM （使用WP引脚）
EEPROM编程电压产生
芯片
百万擦除/写周期
百年数据保留
工作电流
- 最大写入电流： < 3毫安在5.5 V
- 最大读取电流： < 200
A
在5.5 V
- 最大待机电流： < 5
A
在3.3 V
工作温度范围
- - 25 ° C至+ 70 ° C（商业）
- - 40 ° C至+ 85 ° C（工业级）
工作时钟频率
- 100千赫，在标准模式
- 400千赫，在快速模式
静电放电（ ESD ）
- 3000 V（ HBM ）
- 300 V （ MM ）
套餐
8引脚DIP ， SOP ， TSSOP和
3-1
S524C20D11 / 20D21 / 80D41 / 80D81串行EEPROM
数据表
SDA
START / STOP
逻辑
HV代
定时控制
WP
控制逻辑
SCL
从机地址
比较
字地址
指针
ROW
解码器
EEPROM
电池阵列
128 ×8位
256 ×8位
512 ×8位
1024 ×8位
A0
A1
A2
列解码器
数据寄存器
D
OUT
和ACK
图3-1 。 S524C20D11 / 20D21 / 80D41 / 80D81框图
3-2
数据表
S524C20D11 / 20D21 / 80D41 / 80D81串行EEPROM
V
CC
WP
SDA ，SCL
S524C20D11/20D21/
80D41/80D81
A0
A1
A2
V
SS
注意：
该S524C20D11 / 20D21 / 80D41 / 80D81可用
采用8引脚DIP ， SOP，和TSSOP封装。
图3-2 。引脚分配图
表3-1 。 S524C20D11 / 20D21 / 80D41 / 80D81引脚说明
名字
A0, A1, A2
V
SS
SDA
TYPE
输入
–
I / O
描述
输入引脚的器件地址选择。要配置设备地址，
这些引脚应连接到V
CC
或V
SS
该装置。
接地引脚。
双向数据引脚为我
2
C总线串行数据接口。施密特
触发输入和开漏输出。一个外部上拉电阻必须
连接到V
CC.
这个上拉电阻的典型值是4.7千欧
（100千赫）和1千欧（400千赫） 。
施密特触发输入引脚串行时钟输入。
输入引脚的硬件写保护控制。如果您将此引脚连接到V
CC,
写功能被禁用，以保护其在先前写入的数据
整个存储器;如果你绑到V
SS
，写功能。
单电源。
电路
TYPE
1
–
3
SCL
WP
输入
输入
2
1
V
CC
–
–
注意：
参见销电路类型1，2，和3中的图中的下面的页。
3-3
S524C20D11 / 20D21 / 80D41 / 80D81串行EEPROM
数据表
A0, A1,
A2 ， WP
SCL
噪音
滤波器
图3-3 。引脚电路类型1
图3-4 。引脚电路类型2
SDA
数据输出
V
SS
噪音
滤波器
DATA IN
图3-5 。引脚电路类型3
3-4
数据表
S524C20D11 / 20D21 / 80D41 / 80D81串行EEPROM
功能说明
I
2
C- BUS接口
该S524C20D11 / 20D21 / 80D41 / 80D81支持我
2
C总线串行接口的数据传输协议。在两
导线总线由一条串行数据线（SDA）和串行时钟线（SCL）的。在SDA和SCL线必须是
连接到V
CC
通过一个上拉电阻是总线上的某个位置。
这使数据在总线上的任何设备被定义为“发射器”，而从总线获取数据的任何设备
是“接收器”。该总线由主器件产生串行时钟和启动/停止控制
的条件下，控制总线访问。用A0 ，A1和A2的输入引脚，多达八个S524C20D11 / 20D21 （ 4
S524C80D41 ，两个用于S524C80D81 ）设备可以连接到相同的余
2
C总线为奴（见图3-6） 。
无论是主站和从站可以作为发送器或接收器，但由主器件决定了公交车
操作模式将被激活。
V
CC
V
CC
R
R
SDA
SCL
SLAVE 1
总线主控
（发送器/
接收器）
MCU
到V
CC
或V
SS
到V
CC
或V
SS
到V
CC
或V
SS
到V
CC
或V
SS
S524C20D21
TX / RX
A0 A1 A2
SLAVE 2
S524C20D21
TX / RX
A0 A1 A2
从机3
S524C20D21
TX / RX
A0 A1 A2
从机8
S524C20D21
TX / RX
A0 A1 A2
注意事项：
1. A0不影响S524C80D41的设备地址。
2. A0，A1不影响S524C80D81的设备地址。
图3-6 。典型配置（内存对我16千位
2
C总线）
3-5
QQ：2880707522 复制
