S24VP04
销刀豆网络gurations
地址输入A0 ， A1 ， A2-
器件地址输入
这些输入是未使用的S24VP04 ;然而，对
确保正确的操作，应悬空
或接地。本不应该被拉高。
塑料双列直插式
“P ”包
A0
1
A1
2
A2
3
GND
4
8
V
CC
7
DC
6
SCL
5
SDA
耐力和数据保留
该S24VP04是专为需要的应用
百万次擦/写和读操作次数无限制。它
提供百年的安全数据保留的，有或
无需电源应用， 100万后执行
擦除/写周期。
设备操作
JEDEC的小外形
“S ”包
A0
1
A1
2
A2
3
GND
4
8
V
CC
7
DC
6
SCL
5
SDA
2008年ILL1 1.2
应用
该S24VP04是专为应用而设计
其中所存储的数据的完整性是非常重要的。在
近年来，作为串行的工作电压范围内
E
2
PROM的拉大，大多数半导体制造
商都随意取消其V
CC
检测电路。
该S24VP04将保证写入保护您的数据
选择V以下时锁定
CC
锁定电压。
V
CC
封锁
该S24VP04有一个板上高精度V
CC
SENSE
电路。每当V
CC
低于V
LOCK
，该S24VP04会
禁止内部写电路。在V
CC
锁定电路
将确保数据完整性级别高于可
从具有行业标准的设备预计
一个非常松散的规范或无V
CC
锁定规范。
在上电序列，所有的写操作将被禁止
下面的V
LOCK
电平，并将继续在一个写举行
抑制状态大约200ms的V后
CC
达，
然后保持在或高于V
LOCK
。在200ms的延迟提供
微控制器完成一个缓冲的空间
上电初始化程序（读数是否正常） ，同时还
防止意外写入。
在写的断电顺序启动会
抑制每当V
CC
低于V
LOCK
。这将守护
对系统微控制器执行inad-
vertent写了“危险区”内。 （见AN001 ）
引脚名称
A0, A1,A2
SDA
SCL
DC
GND
V
CC
地址输入
串行数据I / O
串行时钟输入
不在乎
地
电源电压
引脚说明
串行时钟（ SCL ）
- 在SCL输入用于时钟数据
流入和流出的装置。在写入模式下，数据必须
保持稳定，而SCL为高电平。在读模式中，数据
同步输出SCL的下降沿。
串行数据（ SDA ）
- SDA引脚是双向引脚
用于传输数据的流入和流出的装置。数据可能
改变仅在SCL为低电平时，除START和STOP
条件。这是一个漏极开路输出，可以是无线
相或任意数量的漏极开路或集电极开路的
输出。
2008 1.4 5/15/98
2
S24VP04
从SCL
主
数据输出
从
发射机
数据输出
从
接收器
开始
条件
1
8
9
t
AA
t
AA
应答
2008年ILL6 1.0
图4.确认响应从接收器
我的特征
2
C总线
概述
在我
2
C总线被设计为双向，双线串行
不同的集成电路之间的通信。该
两行是：串行数据线（SDA）和串行时钟
线（SCL） 。 SDA线必须连接到一个正
供给通过一个上拉电阻器，位于某处
总线（参见图1）。设备之间的数据传输可
与启动条件启动，只有当SCL和
SDA高（总线空闲） 。
输入数据协议
每个时钟脉冲期间的一个数据位被传输。该
SDA线上的数据必须在时钟保持稳定
HIGH的时候，因为对数据线，而SCL变化
为高将被解释为启动或停止条件（见
图2）。
START和STOP条件
当两个数据和时钟线为高电平时，总线
说是不旺。在数据高到低转换
线，而时钟为高电平时，被定义为“START”
条件。由低到高的跳变的数据线，
而时钟为高电平时，被定义为“停止”条件
化（参见图3） 。
设备操作
该S24VP04是16,384位串行é
2
舞会。该装置
支持我
2
双向数据传输协议。
该协议去连接的网元将数据发送到任何设备
总线作为一个“发送”和其接收数据的任何设备
作为“接收器”。该装置的控制数据传输
被称为“大师”和受控设备称为
“从”。在所有情况下， S24VP04将是一个“从”
设备，因为它从来没有发起任何数据传输。
应答（ACK ）
确认使用软件约定来表示
成功的数据传输。发射设备，无论是
主人或奴隶，会后和Transmit释放总线
婷八位。在第九个时钟周期，接收器
会拉SDA线为低电平以确认它重新
可察觉的8位数据（参见图4）。
该S24VP04会后与应对肯定确认
承认一个起始条件和从地址
字节。如果该装置与一个写入操作都被选择时，
该S24VP04将响应一个应答后，
收到以后每次8位字。
在读模式中， S24VP04发送8比特的
数据，然后释放SDA线，并监视线
应答信号。如果确认被检测到，
并且是由主机产生不停止条件，
S24VP04将继续发送数据。如果确认
未检测到时， S24VP04将终止进一步的数据
变速箱和之前报税表中等待一个停止条件
荷兰国际集团为待机功率模式。
设备寻址
在开始状态之后，主机必须输出
它正在访问的从站的地址。最显着的
4位从机地址是设备类型identi音响器
（参见图5） 。对于S24VP04这个固定为1010 [B ] 。
设备
识别码
高阶
字地址
1
0
1
0
S2
S1
BS
(A8)
2008 ILL7 1.0
图5.从地址字节
2008 1.4 5/15/98
4
S24VP04
销刀豆网络gurations
地址输入A0 ， A1 ， A2-
器件地址输入
这些输入是未使用的S24VP04 ;然而，对
确保正确的操作，应悬空
或接地。本不应该被拉高。
塑料双列直插式
“P ”包
A0
1
A1
2
A2
3
GND
4
8
V
CC
7
DC
6
SCL
5
SDA
耐力和数据保留
该S24VP04是专为需要的应用
百万次擦/写和读操作次数无限制。它
提供百年的安全数据保留的，有或
无需电源应用， 100万后执行
擦除/写周期。
设备操作
JEDEC的小外形
“S ”包
A0
1
A1
2
A2
3
GND
4
8
V
CC
7
DC
6
SCL
5
SDA
2008年ILL1 1.2
应用
该S24VP04是专为应用而设计
其中所存储的数据的完整性是非常重要的。在
近年来，作为串行的工作电压范围内
E
2
PROM的拉大，大多数半导体制造
商都随意取消其V
CC
检测电路。
该S24VP04将保证写入保护您的数据
选择V以下时锁定
CC
锁定电压。
V
CC
封锁
该S24VP04有一个板上高精度V
CC
SENSE
电路。每当V
CC
低于V
LOCK
，该S24VP04会
禁止内部写电路。在V
CC
锁定电路
将确保数据完整性级别高于可
从具有行业标准的设备预计
一个非常松散的规范或无V
CC
锁定规范。
在上电序列，所有的写操作将被禁止
下面的V
LOCK
电平，并将继续在一个写举行
抑制状态大约200ms的V后
CC
达，
然后保持在或高于V
LOCK
。在200ms的延迟提供
微控制器完成一个缓冲的空间
上电初始化程序（读数是否正常） ，同时还
防止意外写入。
在写的断电顺序启动会
抑制每当V
CC
低于V
LOCK
。这将守护
对系统微控制器执行inad-
vertent写了“危险区”内。 （见AN001 ）
引脚名称
A0, A1,A2
SDA
SCL
DC
GND
V
CC
地址输入
串行数据I / O
串行时钟输入
不在乎
地
电源电压
引脚说明
串行时钟（ SCL ）
- 在SCL输入用于时钟数据
流入和流出的装置。在写入模式下，数据必须
保持稳定，而SCL为高电平。在读模式中，数据
同步输出SCL的下降沿。
串行数据（ SDA ）
- SDA引脚是双向引脚
用于传输数据的流入和流出的装置。数据可能
改变仅在SCL为低电平时，除START和STOP
条件。这是一个漏极开路输出，可以是无线
相或任意数量的漏极开路或集电极开路的
输出。
2008 1.4 5/15/98
2
S24VP04
从SCL
主
数据输出
从
发射机
数据输出
从
接收器
开始
条件
1
8
9
t
AA
t
AA
应答
2008年ILL6 1.0
图4.确认响应从接收器
我的特征
2
C总线
概述
在我
2
C总线被设计为双向，双线串行
不同的集成电路之间的通信。该
两行是：串行数据线（SDA）和串行时钟
线（SCL） 。 SDA线必须连接到一个正
供给通过一个上拉电阻器，位于某处
总线（参见图1）。设备之间的数据传输可
与启动条件启动，只有当SCL和
SDA高（总线空闲） 。
输入数据协议
每个时钟脉冲期间的一个数据位被传输。该
SDA线上的数据必须在时钟保持稳定
HIGH的时候，因为对数据线，而SCL变化
为高将被解释为启动或停止条件（见
图2）。
START和STOP条件
当两个数据和时钟线为高电平时，总线
说是不旺。在数据高到低转换
线，而时钟为高电平时，被定义为“START”
条件。由低到高的跳变的数据线，
而时钟为高电平时，被定义为“停止”条件
化（参见图3） 。
设备操作
该S24VP04是16,384位串行é
2
舞会。该装置
支持我
2
双向数据传输协议。
该协议去连接的网元将数据发送到任何设备
总线作为一个“发送”和其接收数据的任何设备
作为“接收器”。该装置的控制数据传输
被称为“大师”和受控设备称为
“从”。在所有情况下， S24VP04将是一个“从”
设备，因为它从来没有发起任何数据传输。
应答（ACK ）
确认使用软件约定来表示
成功的数据传输。发射设备，无论是
主人或奴隶，会后和Transmit释放总线
婷八位。在第九个时钟周期，接收器
会拉SDA线为低电平以确认它重新
可察觉的8位数据（参见图4）。
该S24VP04会后与应对肯定确认
承认一个起始条件和从地址
字节。如果该装置与一个写入操作都被选择时，
该S24VP04将响应一个应答后，
收到以后每次8位字。
在读模式中， S24VP04发送8比特的
数据，然后释放SDA线，并监视线
应答信号。如果确认被检测到，
并且是由主机产生不停止条件，
S24VP04将继续发送数据。如果确认
未检测到时， S24VP04将终止进一步的数据
变速箱和之前报税表中等待一个停止条件
荷兰国际集团为待机功率模式。
设备寻址
在开始状态之后，主机必须输出
它正在访问的从站的地址。最显着的
4位从机地址是设备类型identi音响器
（参见图5） 。对于S24VP04这个固定为1010 [B ] 。
设备
识别码
高阶
字地址
1
0
1
0
S2
S1
BS
(A8)
2008 ILL7 1.0
图5.从地址字节
2008 1.4 5/15/98
4
S24VP04
销刀豆网络gurations
地址输入A0 ， A1 ， A2-
器件地址输入
这些输入是未使用的S24VP04 ;然而，对
确保正确的操作，应悬空
或接地。本不应该被拉高。
塑料双列直插式
“P ”包
A0
1
A1
2
A2
3
GND
4
8
V
CC
7
DC
6
SCL
5
SDA
耐力和数据保留
该S24VP04是专为需要的应用
百万次擦/写和读操作次数无限制。它
提供百年的安全数据保留的，有或
无需电源应用， 100万后执行
擦除/写周期。
设备操作
JEDEC的小外形
“S ”包
A0
1
A1
2
A2
3
GND
4
8
V
CC
7
DC
6
SCL
5
SDA
2008年ILL1 1.2
应用
该S24VP04是专为应用而设计
其中所存储的数据的完整性是非常重要的。在
近年来，作为串行的工作电压范围内
E
2
PROM的拉大，大多数半导体制造
商都随意取消其V
CC
检测电路。
该S24VP04将保证写入保护您的数据
选择V以下时锁定
CC
锁定电压。
V
CC
封锁
该S24VP04有一个板上高精度V
CC
SENSE
电路。每当V
CC
低于V
LOCK
，该S24VP04会
禁止内部写电路。在V
CC
锁定电路
将确保数据完整性级别高于可
从具有行业标准的设备预计
一个非常松散的规范或无V
CC
锁定规范。
在上电序列，所有的写操作将被禁止
下面的V
LOCK
电平，并将继续在一个写举行
抑制状态大约200ms的V后
CC
达，
然后保持在或高于V
LOCK
。在200ms的延迟提供
微控制器完成一个缓冲的空间
上电初始化程序（读数是否正常） ，同时还
防止意外写入。
在写的断电顺序启动会
抑制每当V
CC
低于V
LOCK
。这将守护
对系统微控制器执行inad-
vertent写了“危险区”内。 （见AN001 ）
引脚名称
A0, A1,A2
SDA
SCL
DC
GND
V
CC
地址输入
串行数据I / O
串行时钟输入
不在乎
地
电源电压
引脚说明
串行时钟（ SCL ）
- 在SCL输入用于时钟数据
流入和流出的装置。在写入模式下，数据必须
保持稳定，而SCL为高电平。在读模式中，数据
同步输出SCL的下降沿。
串行数据（ SDA ）
- SDA引脚是双向引脚
用于传输数据的流入和流出的装置。数据可能
改变仅在SCL为低电平时，除START和STOP
条件。这是一个漏极开路输出，可以是无线
相或任意数量的漏极开路或集电极开路的
输出。
2008 1.4 5/15/98
2
S24VP04
从SCL
主
数据输出
从
发射机
数据输出
从
接收器
开始
条件
1
8
9
t
AA
t
AA
应答
2008年ILL6 1.0
图4.确认响应从接收器
我的特征
2
C总线
概述
在我
2
C总线被设计为双向，双线串行
不同的集成电路之间的通信。该
两行是：串行数据线（SDA）和串行时钟
线（SCL） 。 SDA线必须连接到一个正
供给通过一个上拉电阻器，位于某处
总线（参见图1）。设备之间的数据传输可
与启动条件启动，只有当SCL和
SDA高（总线空闲） 。
输入数据协议
每个时钟脉冲期间的一个数据位被传输。该
SDA线上的数据必须在时钟保持稳定
HIGH的时候，因为对数据线，而SCL变化
为高将被解释为启动或停止条件（见
图2）。
START和STOP条件
当两个数据和时钟线为高电平时，总线
说是不旺。在数据高到低转换
线，而时钟为高电平时，被定义为“START”
条件。由低到高的跳变的数据线，
而时钟为高电平时，被定义为“停止”条件
化（参见图3） 。
设备操作
该S24VP04是16,384位串行é
2
舞会。该装置
支持我
2
双向数据传输协议。
该协议去连接的网元将数据发送到任何设备
总线作为一个“发送”和其接收数据的任何设备
作为“接收器”。该装置的控制数据传输
被称为“大师”和受控设备称为
“从”。在所有情况下， S24VP04将是一个“从”
设备，因为它从来没有发起任何数据传输。
应答（ACK ）
确认使用软件约定来表示
成功的数据传输。发射设备，无论是
主人或奴隶，会后和Transmit释放总线
婷八位。在第九个时钟周期，接收器
会拉SDA线为低电平以确认它重新
可察觉的8位数据（参见图4）。
该S24VP04会后与应对肯定确认
承认一个起始条件和从地址
字节。如果该装置与一个写入操作都被选择时，
该S24VP04将响应一个应答后，
收到以后每次8位字。
在读模式中， S24VP04发送8比特的
数据，然后释放SDA线，并监视线
应答信号。如果确认被检测到，
并且是由主机产生不停止条件，
S24VP04将继续发送数据。如果确认
未检测到时， S24VP04将终止进一步的数据
变速箱和之前报税表中等待一个停止条件
荷兰国际集团为待机功率模式。
设备寻址
在开始状态之后，主机必须输出
它正在访问的从站的地址。最显着的
4位从机地址是设备类型identi音响器
（参见图5） 。对于S24VP04这个固定为1010 [B ] 。
设备
识别码
高阶
字地址
1
0
1
0
S2
S1
BS
(A8)
2008 ILL7 1.0
图5.从地址字节
2008 1.4 5/15/98
4
QQ：2881677436 复制
