RTL8801
初步
RTL8801 PHY / IEEE 1394A
3口100/200/400 Mb / s的电缆收发器/仲裁器芯片
1.产品特点
完全支持IEEE 1394-1995的规定
为高性能串行总线和
P1394a草案2.0标准
提供了三种完全符合电缆端口处
100/200/400 Mb / s的和可用的一个，
两个或三个端口
完全符合开放式人机交互的要求
全P1394a附加功能的支持
支持可选的1394附录J电
隔离屏障的PHY链路接口
支持掉电功能，以节省
能在电池供电应用
电力线缆存在监测
单独的电缆偏置（ TPBIAS ）和驱动程序
终端电压源的每个端口
编码和解码功能，包括用于
数据选通位级编码
支持LPS /链路上的引脚PHY链路
接口
再同步到本地时钟输入数据
单24.576 MHz的晶振提供
发送/在100/200/400 Mb / s的数据接收
和LLC时钟频率为49.152 M
节点的功率级信息的信令
系统电源管理
自适应均衡器
容易构成为一个中继器
单3.3V电源
64引脚LQFP封装
2.概述
该RTL8801提供三端口物理层（PHY）功能在基于电缆的IEEE 1394-1995
和IEEE P1394a网络。每根电缆的端口包括两个差分线路收发器。该
收发器包括电路根据需要用于确定连接到监视线路状态
状态，初始化和仲裁，并为数据包的接收和发送。
数据比特以通过电缆端口发送从链路上接收2/4/8数据线
（D0 -D8 ）和被内部地锁存于RTL8801同步于49.152兆赫
系统时钟这些位被串联组合，编码，并在98.304 ， 196.608或发送
393.216Mbps作为出站数据选通信息流。在传输过程中，编码
在TPB电缆对（多个）数据发送差分编码，并将编码选通信息是
1999/3
1
RTL8801
初步
在TPA对电缆（S ）差分传输。
在数据包接收，接收电缆端口的TPA和TPB发射器被禁用，并且
接收机用于该端口被启用。经编码的数据信息被接收的TPA电缆上
对，编码的频闪信息被接收到城规会的电缆线对。接收
数据选通信息进行解码，以恢复接收到的时钟信号和串行数据位。该
串行数据位被分裂成两个或四个并行发送（重复）出来的其它活性
（连接）电缆端口。
无论是TPA和TPB线缆接口集成差分比较器来监控线
初始化和仲裁期间的状态。这些比较器的输出端所使用的内部
逻辑来确定仲裁状态。在TPA通道监视进线电缆
共模电压。此共模电压的值被仲裁期间用于设置
速度的下一个分组的传输。此外， TPB信道监视输入电缆
共模电压为远程供给双绞线偏置电压的存在。该
存在或不存在这种共模电压被用作电缆连接的指示
状态。电缆连接状态信号被内部去抖在RTL8801上的电缆
断开到连接。去抖电缆连接状态信号启动总线复位。上一个
电缆断开到连接去抖动时延掺入。有一个电缆没有延迟
断开连接。
1999/3
2
RTL8801
初步
4.引脚说明
符号
C / LKON
TYPE
I / O
描述
（输入）总线管理能力。当设置为输入，C / LKON指定
自ID信息包，该节点是总线管理能力。
（输出）链接。当设置为输出，C / LKON表示
通过产生一个6.114 MHz的方波接收链路上的数据包
信号。
15
CNA被置为高电平时，没有任何的PHY端口连接到
另一个活动端口。该电路的电源时保持激活状态下
模式。
24
电力线缆状态。 CPS通常连接到电缆电源
通过400千欧的电阻。该电路驱动一个内部
比较器，其检测的电缆的功率的存在。
16
链路功率状态。 LPS的连接或者在VDD供给
LINK或脉冲输出被激活时，该链接是动力
用于监视链路功率状态的目的。
1
链接请求。 LREQ是从请求PHY的LINK输入
执行某些服务。
23
Link接口隔离输入。该引脚控制输出的操作
在CTLn和DN引脚分化的逻辑。如果一个可选的隔离
在附件J中所述的IEEE 1394-1995的类型的屏障是
在PHY和LLC之间实现。该引脚应连接到低
启用内部分化逻辑。
3,4
控制I / O 。该CTLn管脚的双向通信的控制
在PHY和LLC之间的信号。
5 ，6，8 ，9，10 ，数据输入/输出。为D端子是双向的，并且传递之间的数据
11 ，12，13的PHY和LLC 。
63
系统时钟。系统时钟提供了49.152兆赫的时钟信号，这是
与数据传输到LLC同步。
36, 35
端口1 ，电缆线对A. TPA1是端口的双绞线的连接
电缆.Board从每对正和负差分迹
信号引脚应保持一致，并尽可能地短于
外部负载电阻器和所述线缆连接器
41, 40
端口2 ，电缆线对A. TPA2是端口的双绞线的连接
电缆.Board从每对正和负差分迹
信号引脚应保持一致，并尽可能地短于
外部负载电阻器和所述线缆连接器
47, 46
端口3 ，电缆线对A. TPA3是端口的双绞线的连接
电缆.Board从每对正和负差分迹
信号引脚应保持一致，并尽可能地短于
外部负载电阻器和所述线缆连接器
34, 33
端口1 ，电缆线对B. TPB1是B口连接双绞线
电缆.Board从每对正和负差分迹
信号引脚应保持一致，并尽可能地短于
外部负载电阻器和所述线缆连接器
39, 38
端口2 ，电缆线对B. TPB2是B口连接双绞线
电缆.Board从每对正和负差分迹
信号引脚应保持一致，并尽可能地短于
外部负载电阻器和所述线缆连接器
45, 44
端口3 ，电缆线对B. TPB3是B口连接双绞线
电缆.Board从每对正和负差分迹
信号引脚应保持一致，并尽可能地短于
外部负载电阻器和所述线缆连接器
引脚（S ）号
18
中央社
O
CPS
I
LPS
I
LREQ
ISO \\
I
I
CTL0
CTL1
D0-D7
系统时钟
TPA1+
TPA1-
I / O
I / O
O
I / O
TPA2+
TPA2-
I / O
TPA3+
TPA3-
I / O
TPB1+
TPB1-
I / O
TPB2+
TPB2-
I / O
TPB3+
TPB3-
I / O
1999/3
4
RTL8801
初步
TPBIAS1
TPBIAS2
TPBIAS3
PC0-PC2
O
Portn ，双绞线偏压。它提供了1.86 -V的标称偏置电压
所需的双绞线电缆驱动器的正确操作和
接收机和用于发送一个有效的电缆连接信号到遥控器
节点。
20 ， 21 ， 22电源类指标。在个人计算机信号设置三个的位值
自ID包中的功率级位（ 21位， 22和23 ） 。这些位
可以通过把终端连接到VDD或GND进行编程。
59, 60
晶体振荡器。 XI和XO连接到24.576 MHz的并行
共振基本模式晶体
52, 56
PLL电路接地。这些引脚应合在一起就成了低
阻抗接地层
51
PLL电路电源。 PLLVDD将电力提供给PLL电路
30,31,43,50 。模拟电源。 AVDD提供电源的设备的模拟端口
37, 42, 48
32,49,53,54模拟地。这些引脚应合在一起就成了低
阻抗接地层
55
电流设置电阻输入。该引脚被连接到外部
电阻器来设置内部工作电流和电缆驱动器输出
当前
19
端口配置监控输入。该引脚仅活跃在电源上
阶段，并满足打开的HCl的要求。
7,17,26,57 ，数字电源。 DVDD的电力提供给设备的数字接口
62
2,14 ， 25,29 ，数字地。这些引脚应合在一起就成了低
58,64
阻抗接地层
61
复位。一个外部电容器并联的电阻器都需要
正确的上电操作
28
测试控制输入。该引脚用于的生产测试
装置。在正常使用时，应当拴DVSS 。
27
测试控制输入。该引脚用于的生产测试
装置。在正常使用时，应连接到DVDD 。
I
XI
XO
PLLGND
PLLVDD
AVDD
AVSS
BTSET
-
-
-
-
-
I
PDISABLE
DVDD
DVSS
RESET \\
TEST1
TEST2
I
-
-
I
I
I
1999/3
5
QQ：2881677436 复制
