RTL8305SC

单芯片5端口10 / 100Mbps交换机

控制器，带有双路信息产业部INTERFACES

数据表

修订版1.2

2005年3月2日

轨道ID ： JATR ， 1076年至1021年

RTL8305SC

数据表

版权

2005瑞昱半导体公司保留所有权利。本文件的任何部分进行复制，

传播，转录，存储在检索系统中，或翻译成任何语言任何形式或任何

是指未经瑞昱半导体公司的书面许可，

商标

瑞昱是瑞昱半导体公司的商标。本文档中提及的其他名称

商标/其各自所有者的注册商标。

放弃

瑞昱提供本文档按“原样” ，没有任何形式的担保，无论是明确或隐含的，

包括，但不限于，特定的目的。瑞昱可随时改进和/或更改，

本文件或产品本文档中描述的任何时间。本文可能包括

技术错误或印刷错误。

使用本文档

编程的瑞昱RTL8305SC时，该文件旨在供软件工程师使用

控制器芯片。是有关使用这些芯片的产品硬件设计信息载

在一个单独的文件。

虽然已经尽了一切努力来确保这个文件是当前和准确，详细信息

可能已提供后续生产本指南。在这种情况下，请联系您

瑞昱代表的其他信息，在开发过程中可能会有所帮助。

5端口10 / 100Mbps的单芯片双MII开关控制器

ii

轨道ID ： JATR ， 1076年至1021年修订版1.2

RTL8305SC

数据表

修订历史

修订发布日期摘要

1.0

2004年6月17日第一次发布。

1.1

2004年6月30日删除的QoS功能的IPv6差异化服务，并删除表147 ， 113页。

订正LEDMODE [1： 0] = 00时，在表4中，第14页，表7 ，第20页，表19 ，第30页，和

表69 ，第59页。

改变LED模式四种组合，以LED显示方式的三种组合，第3页。

1.2

2005/03/02修正第7.3.10 PHY 2寄存器23 ： “端口2控制寄存器1”到“全局选项1

注册“ ，第71页。

修订后的上拉电阻低到1 k欧姆，表5 ，第16页。

修订后的PHY寄存器表64 ，第55页。

改表139名来自PHY 0至PHY 5 ，第87页。

改表140名来自PHY 8至PHY 5 ，第88页。

添加P4PHY_MODE选择，如表143 ，第103页。

纠正Pin52 MTXEN / PRXDV / EN_TRUNK到MTXEN / PRXDV ， Pin92

LED_ACT [4] / DISFCAUTOOFF到LED_ACT [4]，并Pin115 ENAGBACK / LED_DUP [0]至

LED_DUP [0]，在图2中，第7页，表1中，第8页。

取消Pin92 LED_ACT [4] / DISFCAUTOOFF和Pin115的描述

ENAGBACK / LED_DUP [ 0] ，第1 ，第2页，表9 ，第22和第8.3.10 ，页

123.

保留PHY 0寄存器18.7和18.15 ，表68 ，第58页。

保留EEPROM寄存器4.7 ，表16 ，第28页和注册5.7 ，表17 ，第29页。

纠正基于QoS功能，第2 ，第4页。

纠正2SB1188K到2SB1188和HVDD18到DVDD18 ，在图24中， 132页，

表151 ，第132页。

纠正“ 24LC02必须1.8Vcompatible ”到“ 24LC02必须3.3Vcompatible ” ，第

8.3.3 ，第117页。

纠正TTL输入高电压1.5V至2.0V和TTL输入低电压1.0V至0.8V ，

第9.3节，第134页。

纠正PHY 4寄存器18说明，表124 ，第81页。

加入100BASE-TX的TD和RD差分输出阻抗（回波损耗）列和删除

10BASE -TX TD和RD差分输出阻抗（回波损耗）列在第9.4节

AC特性，第135页。

5端口10 / 100Mbps的单芯片双MII开关控制器

iii

轨道ID ： JATR ， 1076年至1021年修订版1.2

RTL8305SC

数据表

目录

1.

2.

3.

4.

5.

一般DESCRIPTION................................................................................................................................................1

FEATURES...........................................................................................................................................................................4

BLOCK DIAGRAM.............................................................................................................................................................6

引脚分配...........................................................................................................................................................7

引脚说明..........................................................................................................................................................9

5.1.

5.2.

5.3.

5.4.

5.5.

5.6.

5.7.

5.8.

5.9.

5.10.

6.

M

EDIA

C

ONNECTION

P

插件

............................................................................................................................................9

P

ORT

4 C

ONFIGURATION

P

插件

......................................................................................................................................9

P

ORT

4 MAC

IRCUIT

I

覆盖整个院落

P

插件

.....................................................................................................................14

P

ORT

4 PHY

IRCUIT

I

覆盖整个院落

P

插件

......................................................................................................................16

M

ISCELLANEOUS

P

插件

...............................................................................................................................................19

P

ORT

LED P

插件

.........................................................................................................................................................20

S

ERIAL

EEPROM

和

SMI P

插件

..............................................................................................................................22

S

诱捕

P

插件

.........................................................................................................................................................22

P

ORT

S

TATUS

S

诱捕

P

插件

...................................................................................................................................24

P

OWER

P

插件

...............................................................................................................................................................26

EEPROM DESCRIPTION................................................................................................................................................27

6.1.

P

ORT

0 R

EGISTERS

.....................................................................................................................................................27

6.1.1.

全局控制寄存器0 .....................................................................................................................................27

6.1.2.

全局控制寄存器1 .....................................................................................................................................27

6.1.3.

全局控制寄存器2 .....................................................................................................................................28

6.1.4.

全局控制寄存器3 .....................................................................................................................................28

6.1.5.

全局控制寄存器4 .....................................................................................................................................28

6.1.6.

全局控制Register5 .....................................................................................................................................29

6.1.7.

全局控制Register6 .....................................................................................................................................29

6.1.8.

全局控制Register7 .....................................................................................................................................30

6.1.9.

P0口控制0....................................................................................................................................................30

6.1.10 。 P0口控制1....................................................................................................................................................31

6.1.11 。 P0口控制2....................................................................................................................................................31

6.1.12 。 P0口控制3....................................................................................................................................................31

6.1.13 。 P0口控制4 & VLAN表项[A].....................................................................................................................32

6.2.

P

ORT

1 R

EGISTERS

.....................................................................................................................................................33

6.2.1.

内部使用Register............................................................................................................................................33

6.2.2.

端口1控制0....................................................................................................................................................33

6.2.3.

端口1控制1....................................................................................................................................................34

6.2.4.

端口1控制2....................................................................................................................................................34

6.2.5.

端口1控制3....................................................................................................................................................34

6.2.6.

P1口控制4 & VLAN表项[B].....................................................................................................................35

6.3.

P

ORT

2 R

EGISTERS

.....................................................................................................................................................36

6.3.1.

内部使用Register............................................................................................................................................36

6.3.2.

端口2控制0....................................................................................................................................................36

6.3.3.

端口2控制1....................................................................................................................................................37

6.3.4.

保留的...............................................................................................................................................................37

6.3.5.

港口2控制2 & VLAN表项[ C] ....................................................................................................................38

6.4.

P

ORT

3 R

EGISTERS

.....................................................................................................................................................39

6.4.1.

交换机MAC地址............................................................................................................................................39

6.4.2.

端口3控制0....................................................................................................................................................39

6.4.3.

端口3控制1....................................................................................................................................................40

6.4.4.

保留的...............................................................................................................................................................40

5端口10 / 100Mbps的单芯片双MII开关控制器

iv

轨道ID ： JATR ， 1076年至1021年修订版1.2

RTL8305SC

数据表

6.4.5.

港口3控制2 & VLAN表项研究[D ] ....................................................................................................................40

6.4.6.

内部使用Register............................................................................................................................................41

6.5.

P

ORT

4 R

EGISTERS

.....................................................................................................................................................42

6.5.1.

端口4控制0....................................................................................................................................................42

6.5.2.

端口4控制1....................................................................................................................................................42

6.5.3.

保留的...............................................................................................................................................................43

6.5.4.

4端口控制2 & VLAN表项[E].....................................................................................................................43

6.5.5.

内部使用Register............................................................................................................................................44

6.5.6.

802.1p优先级基地Priority.............................................................................................................................................44

6.6.

VLAN ê

NTRIES

.........................................................................................................................................................44

6.6.1.

VLAN表项[F]....................................................................................................................................................44

6.6.2.

VLAN表项[ G] ...................................................................................................................................................45

6.6.3.

VLAN表项[ H] ...................................................................................................................................................45

6.6.4.

VLAN表项[I] .....................................................................................................................................................46

6.6.5.

VLAN表项[ J] ....................................................................................................................................................46

6.6.6.

VLAN表项[K]....................................................................................................................................................47

6.6.7.

VLAN表项[L] ....................................................................................................................................................47

6.6.8.

VLAN表项[M]。 ...................................................................................................................................................48

6.6.9.

VLAN表项[N]....................................................................................................................................................48

6.6.10 。 VLAN表项[ O] ...................................................................................................................................................49

6.6.11 。 VLAN表项[P]....................................................................................................................................................49

7.

注册说明..........................................................................................................................................50

7.1.

PHY 0 R

EGISTERS

.....................................................................................................................................................53

7.1.1.

PHY 0寄存器0端口0 ：控制...................................................................................................................53

7.1.2.

PHY 0寄存器1端口0 ： Status......................................................................................................................54

7.1.3.

PHY 0寄存器2端口0 ： PHY标识符1 .....................................................................................................54

7.1.4.

PHY 0寄存器3的端口0 ： PHY标识符2 .....................................................................................................55

7.1.5.

PHY 0寄存器4端口0 ：自动协商广告...................................... ...................................... 55

7.1.6.

PHY 0寄存器5端口0 ：自动协商链路伙伴能力.................................... ............................... 56

7.1.7.

PHY 0寄存器16 ：全局控制0...................................................................................................................56

7.1.8.

PHY 0寄存器17 ：全局控制1...................................................................................................................58

7.1.9.

PHY 0寄存器18 ：全局控制2...................................................................................................................58

7.1.10 。 PHY 0寄存器19 ：全局控制3...................................................................................................................59

7.1.11 。 PHY 0寄存器22 ： P0口控制寄存器0......................................................................................................60

7.1.12 。 PHY 0寄存器24 ： P0口控制寄存器1 & VLAN ID [ A]会员................................. ..................... 61

7.1.13 。 PHY 0寄存器25 ： P0口控制寄存器2 & VLAN ID [ A] ................................. ......................................... 61

7.1.14 。 PHY 0寄存器26 ：保留或VLAN ID [ F]会员..................................... ........................................... 62

7.1.15 。 PHY 0注册27 ：保留或VLAN ID [F].....................................................................................................62

7.1.16 。 PHY 0寄存器28 ：保留或VLAN ID [ K]会员..................................... ........................................... 63

7.1.17 。 PHY 0寄存器29 ：保留或VLAN ID [ K] ....................................................................................................63

7.1.18 。 PHY 0寄存器30 ：保留或VLAN ID [ P]会员..................................... ........................................... 64

7.1.19 。 PHY 0寄存器31 ：保留或VLAN ID [P].....................................................................................................64

7.2.

PHY 1 R

EGISTERS

.....................................................................................................................................................65

7.2.1.

PHY 1寄存器0端口1 ：控制...................................................................................................................65

7.2.2.

PHY 1寄存器1的端口1 ： Status......................................................................................................................65

7.2.3.

PHY 1寄存器2端口1 ： PHY标识符1 .....................................................................................................65

7.2.4.

PHY 1寄存器3端口1 ： PHY标识符2 .....................................................................................................65

7.2.5.

PHY 1寄存器4端口1 ：自动协商广告...................................... ...................................... 65

7.2.6.

PHY 1寄存器5端口1 ：自动协商链路伙伴能力.................................... ............................... 65

7.2.7.

PHY 1寄存器16 17 ：内部使用Register......................................................................................................65

7.2.8.

PHY 1寄存器18 19 ：内部使用Register......................................................................................................65

7.2.9.

PHY 1寄存器22 ：端口1控制寄存器0......................................................................................................66

7.2.10 。 PHY 1寄存器23 ：全局选项注册0......................................................................................................66

7.2.11 。 PHY 1寄存器24 ：端口1控制寄存器1 & VLAN ID [ B]会员................................. ..................... 66

5端口10 / 100Mbps的单芯片双MII开关控制器

v

轨道ID ： JATR ， 1076年至1021年修订版1.2