先进
64MB低功耗DDR SDRAM
输入/输出功能说明
符号
CK ， CK
TYPE
输入
描述
时钟： CK和CK是差分时钟输入。所有地址和控制输入信号SAM-
PLED的CK和CK的下降沿的正面边缘的交叉。内部时钟信号
衍生自CK / CK 。
时钟使能： CKE高激活，并且CKE低停用内部时钟信号，
装置的输入缓冲器和输出驱动器。以CKE低提供预充电POWER-
向下和自刷新操作（所有银行闲置） ，或ACTIVE POWER- DOWN （行
在任何银行ACTIVE ） 。 CKE是同步的所有funtions除了禁用输出，其中
是异步实现。输入缓冲器，但不包括CK ， CK和CKE ，是在禁用
断电和自刷新模式，是做作的低待机功耗。
芯片选择： CS使（注册LOW ）和禁用（注册HIGH ）命令
解码器。当CS为高电平注册的所有命令被屏蔽。 CS提供了外部
在与多家银行系统，银行的选择。 CS被认为是命令代码的一部分。
命令输入： RAS ， CAS和WE （连同CS ）定义命令被输入。
输入数据掩码： DM是输入掩码信号写入数据。当DM是输入数据被屏蔽
在写访问采样以及输入数据高。 DM采样上都
DQS的边缘。 DM引脚包括虚拟负载在内部，以匹配DQ和DQS负载
ING 。对于X32 ， DM0对应于DQ0 - DQ7的数据; DM1对应于数据上
DQ8 - DQ15 ; DM2对应于DQ16 - DQ23数据; DM3对应于数据上
DQ24 - DQ31 。
银行地址输入： BA0和BA1确定哪个银行的积极，读，写或PRE-
充电命令被应用。
地址输入：提供行地址为ACTIVE命令和列地址
和自动预充电位读/写命令，选择一个位置出来的
在各自的组存储器阵列。 A10预充电命令周期内采样阻止 -
矿山wherther预充电适用于一家银行（ A10 LOW）或所有银行（ A10 HIGH ） 。如果
只有一家银行将被预充电，该行被选中BA0 ， BA1 。地址输入也
提供了一个模式寄存器设置命令在操作码。 BA0和BA1判定出
该模式中加载该模式寄存器（模式寄存器或扩展模式寄存器）
寄存器设置命令。
数据输入/输出：数据总线
数据选通：输出与读出的数据，输入与写入数据。边沿对齐的读数据，岑
在篇幅中写入数据。它被用于获取写入数据。对于
x
32 ， DQS0对应于数据上
DQ0 - DQ7 ; DQS1对应于DQ8 - DQ15数据; DQS2对应于数据上
DQ16 - DQ23 ; DQS3对应于DQ24 - DQ31数据。
无连接：无内部电气连接是否存在。
DQ电源： 1.7V至1.95V 。
DQ地面。
电源： 1.7V至1.95V 。
地面上。
CKE
输入
CS
输入
RAS ， CAS ， WE
*1
DM0,
输入
输入
DM1
DM2 ， DM3
BA0,BA1
A [ N： 0 ]
输入
输入
*1
*1
DQ
I / O
I / O
DQS0 ， DQS1
DQS2 ， DQS3
NC
V
DDQ
V
SSQ
V
DD
V
SS
-
供应
供应
供应
供应
3
REV 0.7
QQ：2880707522 复制
