,QWHJUDWHG9 .IOH[0RGHP'HYLFH6HWVZLWK86%,QWHUIDFH
表2. R8292 68引脚PLCC引脚信号说明
信号名称
ALE
O
TYPE
描述
5&'86%
地址锁存使能。
ALE信号的外部总线周期的开始，并指示有效地址
信息可以在A15线：8和AD7 ： 0 。外部锁存器可以使用ALE解复用的地址
的地址/数据总线。
模拟VCC 。
AVCC输入的锁相环电路。
USB端口0 。
DP0和DM0是USB端口0的差分数据加上和减去数据信号，所述上行
差分端口。这些生产线没有内部上拉电阻。提供外部有1.5
上拉电阻
在DP0 。如果DP0未拉高，连续搜索引擎优化（ USB复位）将被应用到这些输入引起的
8x931留在复位。
外部访问。
引导程序的存储器访问到片上或片外存储器的代码。对于EA ＃绑
接地，所有的程序存储器的访问是片。对于EA ＃绑在VCC ，程序芯片访问
ROM中，如果地址是芯片上的ROM的范围内;否则，访问片外。的值
EA ＃被锁存复位。对于无片内ROM设备， EA ＃必须绑在地上。
外部电容。
连接该引脚和VSS之间的一个2.2 μF的电容，以保证正常运行
差分线路驱动器。
全速选择。
连接到VCC为12MHz时的Xtal和12Mbps全速USB速率。
提示。
主机总线中断输入设置为高由MCU时， MCU接收错误标志，接收到的数据可用，
发送保持寄存器为空，或者调制解调器状态中断有效。
RINGWAKE 。
用于在命令出来挂起模式通知的来电铃声的主机。
LED驱动器。
设计用于驱动直接连接到VCC的LED。 NC 。
过流检测。
检测输入到显示在外部下游端口的过流条件。
低电平有效使用内部上拉电阻。 NC 。
地址/数据线等。
带施密特触发器输入八位，漏极开路双向I / O口线代表
外部存储器地址的低字节，复用的数据。
NC 。
准双向I /内部上拉输出端口。
准备好指示。
低电平有效输出，驱动LED就绪。端口有内部上拉。
DCD指示。
低电平有效输出，驱动DCD LED 。端口有内部上拉。
数据表明。
低电平有效输出，驱动LED数据。端口有内部上拉。
MODEMPWRCNTRL 。
低电平有效输出用于控制电源隔离的非USB端。口有
内部上拉电阻。
MDMRESET 。
低电平有效输出用于复位MCU和MDP 。这口具有内部上拉电阻。
NC 。
准双向I /内部上拉输出端口。
NC 。
准双向I /内部上拉输出端口。
地址线。
八位端口用于外部存储器地址高字节内部上拉电阻。
NC 。
准双向I /内部上拉输出端口。
NC 。
准双向I /内部上拉输出端口。
锁相环选择。
连接到VCC为12MHz时的Xtal和12Mbps全速USB速率。
程序存储启用。
读出信号输出。置进行读访问外部程序存储器。
读取。
置进行读访问外部数据存储器。
复位。
复位输入到芯片上。振荡器运行，同时保持该引脚为高电平64个振荡周期
重置设备。端口引脚被驱动到其复位状态下，当电压大于VIH1是
应用，不论是否振荡器运行。该引脚具有内部下拉电阻允许
设备通过连接该引脚与VCC之间的电容进行复位。
断言RST当芯片处于空闲模式或省电模式下返回芯片正常操作。
起始帧。
起始帧脉冲。低电平有效。置为8个状态当帧定时被锁定到USB
帧定时和SOF令牌或人造的SOF被检测到。 NC 。
AVCC
DM0 ， DP0
PWR
I / O
EA ＃
I
ECAP
FSSEL
INT1#
INT0#
LED3 ： 0
OVRI#/P3.0
P0.7:0
P1.7
P1.6
P1.5
P1.4
P1.3
P1.2
P1.1
P1.0
P2.7:0
P3.5
P3.4
PLLSEL
PSEN ＃
RD ＃
RST
I
I
I
I
O
I
I / O
I / O
O
O
O
O
O
I / O
I / O
O
I / O
I / O
I
O
O
I
SOF#/P3.1
O
0'
QQ：2880707522 复制
