【IDTTMINTERPRISETM集成通信处理器RC32365设备概述该RC32365装置是在IDT】,IC型号RC32365T365-150BC,RC32365T365-150BC PDF资料,RC32365T365-150BC经销商,ic,电子元器件-51电子网

IDT

INTERPRISE

集成

通信处理器

RC32365

设备概述

该RC32365装置是在IDT 是Interprise 家族的一个成员

集成通信处理器。本设备被设计为

解决一系列需要的艾菲通信应用

的安全算法cient处理。这些应用包括网关

方式，无线接入点，并且虚拟专用网（VPN ）

设备。关键的IPSec的RC32365的高效加工

算法是一种高度progammable安全引擎，它偏离加载

加密/解密，散列和填充任务CPU核心。

功能列表

◆

RC32300 32位CPU内核

- 32位MIPS指令集

- 支持或大或小端操作

- MMU

- 16项TLB

- 支持可变页面大小和增强的写入algo-

rithm

- 支持可变数量锁定的条目

- 8KB指令缓存

2路组相联

- LRU替换算法

- 4字线尺寸

- 分块排序

- 奇偶校验字

- 每行缓存锁定

- 2KB数据缓存

2路组相联

LRU替换算法

4字线尺寸

子块订购

字节奇偶校验

每行缓存锁定

可以在页面基础上实现直写编程

通过无写分配，写透写分配，或

回写算法

- 增强EJTAG和JTAG接口

- 兼容IEEE标准。 1149.1-1990

◆

安全引擎

- 专用的DMA通道进行高速数据传输和

从安全引擎

- 片上存储器，用于存储两个安全环境

- 支持ECB和CBC模式下对称

加密算法： DES ，三重DES （包括两个关键（ K1 = K3 ）

三键（ K1 ！ = K3 ）模式）， AES -128具有128位块，

AES -192具有128位块

- 加密盘生成和检查硬件支持

用七个流行的填充算法之一：支持垫

IPSec的ESP算法所需

- 支持MD5和SHA - 1的单向散列函数

- 计算哈希和HMAC的可编程截断长度

在安全上下文的基础

- 支持并发的哈希和加密操作

–

框图

MII

32位MIPS

CPU核心

JTAG

EJTAG

D.高速缓存

MMU

一，高速缓存

安全功能

打断

调节器

总线/系统

廉正

MONITOR

2个以太网

10/100

接口

安全

上下文存储

HASH

单位

RNG

加密

单位

DMA

调节器

ARBITER

IPBUS

控制器

包括PCMCIA

支持

SDRAM &设备

3计数器

计时器

UART

(16550)

GPIO

接口

SPI

调节器

PCI

主/目标

接口

PCI仲裁器

（主机模式）

内存&

外设总线

（包括PCMCIA ）

串行通道

GPIO引脚

SPI总线

PCI总线

图1 RC32365内部框图

IDT和IDT标志是集成设备技术， Inc.的商标。

1 44

2005年集成设备技术有限公司

2005年10月5日

DSC 6210

RC32365

- 优化的IPSec AH ， ESP和AH + ESP （单MAC）

隧道和传输模式处理：初始化向量（IV）的

插入和提取，HMAC检查， AH可变字段

处理IPv4和IPv6数据包，安全垫gener-

ATION和检查

◆

随机数发生器

- 真正的硬件适合于安全随机数生成器

应用：可用于产生对称和公共

密钥，初始化向量和随机数

- 专用的DMA引擎用于将随机数来

内存

- 在一个比特率等于IPBus时钟生成的随机数

频率除以32

- 提供4个字（16字节） FIFO队列的随机数

- 随机试验机不断验证的正确操作

使用在限定的随机性测试的随机数发生器

FIPS 140-2

◆

PCI接口

- 32位PCI版本2.2兼容

- 支持在主机和目标主机或卫星运行

模式

- PCI时钟：支持从16 MHz到66 MHz的PCI频率

时钟可以是异步的掌握时钟（ CLK ）

- PCI仲裁器在主机模式：支持3个外部主控，固定

优先级或循环仲裁

– I

O“喜欢” PCI消息股

◆

两个以太网接口

- 10和100 Mb / s的ISO / IEC 8802-3 ：1996标准

- 两个IEEE 802.3u标准兼容的媒体独立接口

（ MII ）与串行管理接口

- 信息产业部支持IEEE 802.3u自动协商速率选择

- 支持64项基于哈希表的多播地址过滤

- 512字节的发送和接收FIFO

- 支持在IEEE标准中概述的流量控制功能。 802.3x-

1997

◆

SDRAM控制器

- 支持高达512 MB的内存

- 2芯片选择（每个支持2个或4个银行内部SDRAM

银行）

- 32位数据宽度，支持8位/ 16位/ 32位宽度的设备

- 支持16MB， 64MB， 128MB，和256MB ，和512MB

器件

- 自动刷新代

◆

内存和外围设备控制器

- 提供“无缝”接口标准的SRAM，闪存， ROM ，

双端口存储器和外围设备

- 提供“无缝”接口，许多16位的PCMCIA设备

- 解复用地址和数据总线： 32位的数据总线， 26位

地址总线，6个片选，控制外部数据总线

缓冲器

- 支持8位， 16位和32位宽度的设备：全自动字节

收集和散射

- 灵活的协议配置参数：可编程

等待状态（ 0至63）的数目，可编程postread /后

写入延迟（ 031 ），支持外部等待状态的产生，

支持Intel和摩托罗拉的风格外设

- 写保护能力，每个片选

- 可编程总线事务定时器产生热复位

当计数器到期

- 最多支持每个片选64MB内存

◆

DMA控制器

- 9 DMA通道：两个通道每两个以太网

接口（发送/接收），两个通道的PCI （ PCI到

内存和内存，PCI），两个通道的安全引擎

（输入/输出），一个信道的硬件随机数

发电机

- 提供灵活的基于描述符的操作

- 支持非对齐传输（即，源或目标

地址可以是任意字节边界）与任意字节

长

◆

通用外设

- 串行口与16550通用异步兼容

收发器（UART ）

- 三个通用32位计数器/定时器

中断控制器

- 串行外设接口（ SPI ），支持主机模式

- 16个通用I / O （ GPIO）引脚可配置

作为中断源

◆

系统特点

- JTAG接口（ IEEE 1149.1兼容）

- 256引脚CABGA封装

- 2.5V内核电源和3.3V的I / O供电

CPU核心的执行

该RC32365是围绕RC32300 32位高性能

微处理器内核。该RC32300实现了增强型MIPS- II

ISA和有助于满足实时的目标和吞吐量最大化的

通过提供的功能，例如通讯和消费电子系统

在预取指令，多DSP指令和高速缓存锁定。

该指令集与MIPS32的指令集兼容大部分，

允许客户从范围广泛的软件选择和

开发工具。缓存锁定保证了实时性能

拿着关键代码和参数缓存中的即刻可用

的能力。微处理器还实现了一个片上的MMU与

TLB中，使得其完全兼容的实时要求

操作系统。

安全引擎

该RC32365集成了一直片上安全引擎

旨在加快IPSec的性能和最小的量

由CPU所要求的性能来处理安全的分组流量。该

发动机包括用于DES ，3DES硬件支持，和AES的加密

化算法和MD5和SHA1哈希函数。该引擎还

支持硬件辅助数据包处理的各种模式

安全，包括AH ，ESP和AH + ESP隧道和传输模式。

两个专用DMA信道用于传输数据和从所述

安全引擎，允许CPU在此工作的其他任务

时间。

2 44

2005年10月5日

RC32365

PCI接口

在RC32365的PCI接口与2.2版本兼容

PCI规范。片上仲裁器最多支持三个外部

总线控制器，支持固定优先级和优先级旋转仲裁

化方案。该RC32365可以同时支持卫星和PCI主机

配置，使其能够作为从控制器的PCI附加

卡应用程序，或作为系统中的主PCI控制器。在PCI

接口可以同步或异步地进行操作的其他

我的RC32365设备/ O接口。

PCMCIA接口

该RC32365提供"glueless"连接到一个单一的PCMCIA

的I / O通过存储器和外围设备的控制器的设备。该

PCMCIA接口允许RC32365连接到不同类型的I / O的

外设，包括传真调制解调器，存储设备，以及无线局域网

芯片组。该RC32365实现提供了最大

吞吐量160 Mbps的通过所指定的16位宽的接口

在PCMCIA 2.1标准。

以太网接口

该RC32365有两个以太网通道，支持10Mbps的和

100Mbps的速度，并提供了一个标准的媒体独立接口

（ MII）的芯片外，允许宽范围的外部设备被连接

有效的。

内存和I / O控制器

该RC32365集成了一个灵活的存储和外围设备

控制器提供对SDRAM的直接支持，闪存ROM ， SRAM ，

PCMCIA和其它I / O设备。它可以直接连接到8位引导

ROM，用于非常低的成本系统的实施。它还提供了各种

权衡成本/性能的主要内存架构。该

在RC32365实现定时器满足大多数的要求

实时操作系统。

DMA控制器

DMA控制器从移动中数据偏离加载CPU芯

片上的接口，外围设备，和存储器。在DMA

控制器支持分散/聚集DMA没有对齐限制，

适用于通信和图形系统。

增强型JTAG接口

对于系统调试， RC32300 CPU核心包括

增强型JTAG （ EJTAG ）接口，工作在运行时模式。

修订历史

2003年3月17日：

初始发布。

2003年5月15日：

去掉“写保护功能”的特点

SDRAM控制器。

2003年7月9日：

在表6中，改变值RSTN （输出）。

在表7，8， 9，10，和17改变的值。

2003年10月3日：

加入180 MHz的速度等级。改变的分

表7 ，从1.8到1.2的所有信号值除SDCLKINP和

SDCKENP 。为TDO 10b与10c的表10中对改变的最小值

PCIBEN等和PCIGNTN / PCIREQN从2.0到1.5 。

2004年2月25日：

删除参考RNGCLK表1

（GPIO [6]）和表22 。

2004年5月25日：

在表9中，信号MIIxRXCLK和MIIxTXCLK ，所述

最小值和最大值的大腿/ Tlow_9c分别改为140和260

分别与最小值和最大值的大腿/ Tlow_9d人

改为分别为14.0和26.0 。

2005年10月5日：

除去180 MHz的速度等级。

散热注意事项

该RC32365是保证在0℃至室温的温度范围内

+ 70℃商业级温度器件和 - 40 °C至+ 85°用于工业

试验温度的设备。

3 44

2005年10月5日

RC32365

引脚说明表

下面的表列出了设置在RC32365的引脚的功能。一些列出的功能可以被复用到相同的销

（表示为复用功能）。

定义一个信号的有效极性，一个后缀将被使用。用的“N”结束的信号应该被解释为是活动的，或者认定时，在时

一个逻辑零（低）电平。所有其他信号（包括时钟，总线和选择线）将被解释为有效或有效，当在一个逻辑一

（高）级。

信号

TYPE

名称/说明

内存和外设总线

BDIRN

外部缓冲器的方向。

内存和外设总线外部数据总线缓冲器的方向控制。

如果RC32365存储器和外围总线被连接到收发器的A侧，如

的IDT74FCT245 ，则该引脚也可以直接连接到方向控制（例如， BDIR ）销

该收发器。

外部缓冲器启用。

这些信号提供输出使能控制对外部缓冲器

存储器和外围数据总线。

字节写使能。

这些信号的存储器和外设总线字节写使能信号。

BWEN [0]对应于字节通道MDATA [7 ：0]的

BWEN [1]对应于字节通道MDATA [15：8 ]

BWEN [2]对应的字节通道MDATA [ 23:16]

BWEN [ 3 ]对应的字节通道MDATA [ 31:24]

芯片选择。

这些信号被用来选择在存储器和外围设备的外部设备

总线。

地址总线。

22位的存储器和外围总线地址总线。

MADDR [ 25:22 ]可作为GPIO [ 5 ： 2 ]复用功能。

数据总线。

32位的存储器和外围数据总线。在冷启动时，位0到这16

数据总线的功能，用于加载的引导配置向量的输入。

输出使能。

此信号被置位时，数据应该在被驱动通过外部装置

存储器和外围总线。

读写。

这个信号表示存储器和外围总线上的事务是否是一个

读事务或写事务。高级别表示来自外部装置的读出。一

低电平表示写至外部设备。

等待或传输确认。

当配置为等待，这个信号是一个MEM-时断言

储器和外设的总线事务以延长总线周期。当被配置为传送

应答信号，该信号是交易过程中断言信号完成交易的

化。

SDRAM行地址选通。

存储器和外围总线中的行地址选通脉冲置位

SDRAM交易。

SDRAM列地址选通。

存储器和外设中的列地址选通脉冲置位

ERAL总线SDRAM交易。

SDRAM芯片选择。

这些信号被用于选择对存储器的SDRAM设备（S）和

外设总线。

SDRAM写使能。

存储器和外围总线的SDRAM的写入期间这个信号被置位

交易。

SDRAM时钟输出。

这个时钟用于所有的SDRAM存储器和外围总线操作。

SDRAM的时钟输入。

此时钟输入通常SDCLKOUT的延迟版本。从数据

SDRAM芯片使用该时钟采样。

表1引脚说明（ 6个第1部分）

BOEN [1 ：0]的

BWEN [3 ：0]的

CSN [5：0 ]

MADDR [21 ：0]的

MDATA [31 ：0]的

OEN

RWN

I / O

WAITACKN

RASN

CASN

SDCSN [1 ：0]的

SDWEN

SDCLKOUT

SDCLKINP

4 44

2005年10月5日

RC32365

信号

通用I / O

GPIO[0]

I / O

通用I / O 。

该引脚可配置为通用I / O引脚。

复用功能引脚名称： U0SOUT

复用功能： UART通道0的串行输出。

通用I / O 。

该引脚可配置为通用I / O引脚。

复用功能引脚名称： U0SINP

复用功能： UART通道0串行输入。

通用I / O 。

该引脚可配置为通用I / O引脚。

复用功能引脚名称： MADDR [ 22 ]

复用功能：内存和外设总线地址22位（输出）。

通用I / O 。

该引脚可配置为通用I / O引脚。

复用功能引脚名称： MADDR [ 23 ]

复用功能：内存和外设总线地址23位（输出）。

通用I / O 。

该引脚可配置为通用I / O引脚。

复用功能引脚名称： MADDR [ 24 ]

复用功能：内存和外设总线地址24位（输出）。

通用I / O 。

该引脚可配置为通用I / O引脚。

复用功能引脚名称： MADDR [ 25 ]

复用功能：内存和外设总线地址25位（输出）。

通用I / O 。

该引脚可配置为通用I / O引脚。

该引脚的值可以用作一个计数器定时器的时钟输入。

通用I / O 。

该引脚可配置为通用I / O引脚。

复用功能引脚名称： SDCKENP

复用功能： SDRAM的时钟使能输出

该引脚的值可以用作一个计数器定时器的时钟输入。

通用I / O 。

该引脚可配置为通用I / O引脚。

复用功能引脚名称： CEN1

复用功能： PCMCIA芯片使能1 （ CE1 ＃）（输出）。

通用I / O 。

该引脚可配置为通用I / O引脚。

复用功能引脚名称： CEN2

复用功能： PCMCIA芯片使能2 （ CE2 ＃）（输出）。

通用I / O 。

该引脚可配置为通用I / O引脚。

复用功能引脚名称： REGN

复用功能： PCMCIA属性内存选择（ REG ＃）（输出）。

通用I / O 。

该引脚可配置为通用I / O引脚。

复用功能引脚名称： IORDN

复用功能： PCMCIA IO读取（ IORD ＃）（输出）。

通用I / O 。

该引脚可配置为通用I / O引脚。

复用功能引脚名称： IOWRN

复用功能： PCMCIA IO写入（ IOWR ＃）（输出）。

通用I / O 。

该引脚可配置为通用I / O引脚。

复用功能引脚名称： PCIREQN [ 2 ]

复用功能： PCI总线请求2 （输出）。

通用I / O 。

该引脚可配置为通用I / O引脚。

复用功能引脚名称： PCIGNTN [ 2 ]

复用功能： PCI总线授权2 （输出）。

表1引脚说明（ 6 2部分）

TYPE

名称/说明

GPIO[1]

I / O

GPIO[2]

I / O

GPIO[3]

I / O

GPIO[4]

I / O

GPIO[5]

I / O

GPIO[6]

GPIO[7]

I / O

GPIO[8]

I / O

GPIO[9]

I / O

GPIO[10]

I / O

GPIO[11]

I / O

GPIO[12]

I / O

GPIO[13]

I / O

GPIO[14]

I / O

5 44

2005年10月5日