数据表
R8A66593FP/BG
ASSP （ USB2.0外设控制器）
R19DS0071EJ0101
Rev1.01
六月28,2013
1概述
1.1概述
该R8A66593是一个通用串行总线（ USB）外设控制器，符合USB规范修订版
2.0高速和全速传输。
此控制器有一个内置的USB收发器，并且与在USB规范中定义的所有的传输类型的兼容
2.0版。
内部缓冲存储器是8.5K ，以及最大10的管道可用于传输数据。对于PIPE1到Pipe9 ，任何
端点地址可以被分配匹配的用户系统。独立的总线或多路复用总线可以被选择用于在CPU
连接。分割总线接口（专用于DMA接口），它是不同于CPU总线接口是
提供的，适用于要求苛刻的高性能数据传输系统。
1.2产品特点
1.2.1
USB修订版2.0高速同步支持
Complient与USB规范修订版2.0
这两种高速传输（ 480Mbs ）和全速传输（ 12Mbps的）支持
内置高速/全速USB收发器
可以作为高速/全速USB外设控制器进行操作
1.2.2
低功耗
工作时1.5V核心电源功耗更低
与已安装的低功耗睡眠模式功能，更少的功率消耗时， USB是未使用时，这是
也可以适用于便携式设备
待机功耗可以仅保留VIF电源时，不使用ON大打折扣
USB功能。
操作与使用内部1.5V核心电源稳压器采用3.3V单电源供电
1.2.3
节省空间的封装
很少的外部器件和节省空间的封装
VBUS信号可以直接连接到所述控制器的输入管脚
内置D +上拉电阻
内置的D +和D-终端电阻（用于高速运算）
内置的D +和D-输出电阻（全速操作）
R19DS0071EJ0101
六月28,2013
Rev1.01
页142 1
R8A66593FP/BG
1.2.4
兼容所有USB传输类型
兼容所有USB传输类型，包括同步传输
控制权转移
批量传输
中断传输（具有高带宽不兼容）
同步传输（具有高带宽不兼容）
1.2.5
总线接口
用户可以选择使用1.8V或3.3V总线接口供电
16位CPU总线接口
兼容16位独立总线/ 16位多路公交车
兼容的8位/ 16位访问DMA传输（从功能）
8位分割总线（专用于外部直接存储器存取控制器（DMAC ） ）接口
内置两个DMA接口信道
DMA传输提供了40MB /秒的高性能数据传输
1.2.6
管道配置
内置8.5KB缓冲存储器，用于USB通信
最大的10管，可以选择（包括默认控制管道）
可编程管道配置
任何端点地址可以分配给PIPE1到Pipe9
可以为每个管被写入转移条件
PIPE0 ：控制传输，单缓冲固定为256个字节
PIPE1 Pipe2 ：批量传输/同步传输，连续传输模式。
可编程的缓冲区大小（可指定多达每边2K字节，双缓冲也可指定）
PIPE3 Pipe5 ：批量传输，连续传输模式，
可编程的缓冲区大小（可指定多达每边2K字节，双缓冲也可指定）
Pipe6 Pipe9 ：中断传输，单缓冲固定为64字节
1.2.7
其他功能
根据复位握手自动响应高速或全速运作的自动识别
适用于大端或小端根据字节端交换功能的CPU
该功能可以对每个FIFO端口设置
根据交易次数传送结束功能
此功能可设置针对每个管道。
DMA传输通过外部触发端功能（ DEND针）
控制传输阶段管理功能
设备状态管理功能
自动响应功能与SET_ADDRESS请求
NAK响应中断功能（ NRDY ）
SOF插值函数
SOF加上输出功能
三种类型的输入时钟可以通过选择内置的PLL
从为48MHz / 24MHz的/ 12MHz的选择
函数来修改BRDY中断事件通知定时（ BFRE ）
函数来清除自动缓冲存储器中的DxFIFO端口指定的管道读取数据后（ DCLRM ）
功能，能够为从时钟停止状态的自动时钟
NAK设定功能（ SHTNAK ），相应的传送结束PID响应
1.2.8
应用
数码摄像机，数码相机，打印机，外部存储设备，便携式信息终端，
USB音频设备
另外： GeneralOrdinary PC外围设备配备了高速USB
R19DS0071EJ0101
六月28,2013
Rev1.01
分页： 142 2
R8A66593FP/BG
1.3包装
1.3.1
引脚布局
图1.1和图1.2示出了引脚布局（顶视图），用于该控制器。
60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41
GND
D0
D1/AD1
D2/AD2
D3/AD3
D4/AD4
D5/AD5
D6/AD6
D7/AD7
VIF
GND
D8
D9
D10
D11
D12
D13
D14
D15
GND
VIF
CS_N
WR1_N
WR0_N
RD_N
A7/ALE
A6
A5
A4
VDD
GND
A3
A2
A1
MPBUS
GND
RST_N
VCC
GND
VBUS
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
R8A66593FP
顶视图
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
DP0
DM0
GND
NC
NC
VCC
GND
GND
GND
NC
NC
GND
NC
REFRIN
AGND
AVCC
XOUT
XIN
VCC
GND
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
该
在信号名称为“ _N ”
表示该信号是在
“L”的活性状态。
R19DS0071EJ0101
六月28,2013
Rev1.01
VIF
INT_N
SOF_N
DREQ0_N
DACK0_N
DEND0_N
DREQ1_N
DACK1_N
DEND1_N
VDD
GND
SD0
SD1
SD2
SD3
SD4
SD5
SD6
SD7
VIF
包
R8A66593FP ： PLQP0080LA -A ： 80pinLQFP （ 0.4mm间距）
图1.1 R8A66593FP引脚布局
142第3页
R8A66593FP/BG
R8A66593BG
（顶视图）
1
A
GND
2
D15
3
D14
4
D10
5
GND
6
D5/AD5
7
D2/AD2
8
D0
9
GND
A
B
VIF
INT_N
D13
D11
VIF
D4/AD4
D1/AD1
CS_N
VIF
B
DREQ0_N DACK0_N
SOF_N
D9
D7/AD7
D3/AD3
WR1_N
WR0_N
RD_N
C
DREQ1_N DACK1_N DEND0_N
D12
D8
D6/AD6
A6
A4
A5
D
E
GND
VDD
DEND1_N
SD0
GND
A7/ALE
A3
VDD
GND
E
F
SD2
SD3
SD4
SD1
NC
A2
GND
MPBUS
A1
F
G
SD5
SD6
AVCC
NC
GND
NC
GND
RST_N
VCC
G
H
VIF
SD7
XIN
AGND
VCC
GND
GND
GND
VBUS
H
J
GND
1
VCC
2
XOUT
3
REFRIN
4
NC
5
NC
6
GND
7
DM0
8
DP0
9
J
该
该信号在“ _N ”
名称表示该
信号处于“ L”有效
包
R8A66593BG ： PLBG0081KA -A ： 81pinLFBGA （ 0.5mm间距）
图1.2 R8A66593BG引脚布局
R19DS0071EJ0101
六月28,2013
Rev1.01
142第4页
R8A66593FP/BG
1.4引脚说明
引脚说明如表1.1 ，和未使用引脚的处理方法如表1.2 。
表1.1引脚说明
分类
引脚状态* 5 ）
引脚名称
名字
I / O
功能
数
针脚数
存在
立即
复位后
RESET
D15-0
AD7-1
A7-1
ALE
CPU总线
接口
CS_N
RD_N
WR0_N
WR1_N
MPBUS
数据总线
多工
地址总线
地址总线
地址锁存
启用
芯片选择
读选通
的I / O ，这是一个16位数据总线。
选择的多路公交车的时候，这些引脚
的I / O中使用了时分作为一个部
数据总线（D7 -D1 ）或地址总线（A7 - A1）。
这是地址总线。
IN
A0不为16位数据总线存在。
在选择到的多路复用总线，从A7销
IN
用作ALE信号。
在该控制器中选择"L"水平。
IN
16
*2)
输入
*3)
输入
*2)
输入
*3)
输入
输入
*4)
输入
输入
*4)
输入
*4)
输入
*1)
输入
（高阻）
H
7
1
1
1
1
1
8
2
2
输入
*4)
输入
输入
*4)
输入
*4)
输入
*1)
输入
（高阻）
H
分割总线
接口
SD7-0
DREQ0_N
DREQ1_N
DACK0_N
DACK1_N
DMA总线
接口
DEND0_N
DEND1_N
中断/
SOF输出
INT_N
SOF_N
XIN
时钟
XOUT
系统
控制
USB总线
接口
RST_N
DP0
DM0
从该寄存器读取数据
控制器"L"水平。
D7-0字节写入
写入D7-D0在该控制器中的寄存器
IN
频闪
上升沿。
D15-8字节写
写D15 - D8在此控制器的寄存器
IN
频闪
在上升沿。
这是在"L"水平的单独的总线。这是一个
总线模式
在中"H"级多路复用总线。无论是固定还是"H" "L"
选择
的水平。
当选择了分割总线，它用作
拆分数据总线I / O
分割数据总线。
通知D0FIFO的DMA传输请求
DMA请求OUT
港口和D1FIFO端口。
DMA
输入的DMA应答信号
acknowledgeme IN
D0FIFO口和D1FIFO端口。
nt
对于FIFO端口访问写入方向：接收
传输完成信号作为输入
DMA传输
从其他芯片或CPU的I / O信号。
结束
对于FIFO端口访问读取方向：表演
最后发送的数据作为输出信号。
通知各类相关的中断
通过"L"活动的USB通信。主动是
打断
OUT默认"L"活跃，但它是可以改变的
以"H"主动修改的设定值
在软件INTA位。
SOF时脉
当检测到一个SOF时，输出到一个SOF
OUT
产量
通过"L"有效脉冲。
输入
连接XIN之间晶体振荡器
IN
振荡
XOUT 。外部时钟信号连接到鑫
为了输入外部时钟，并留下开放
输出
OUT
XOUT 。
振荡
RESET信号
USB D +数据
USB D-数据
在复位该控制器在"L"水平。
I / O连接到D + USB总线的引脚。
I / O连接到D- USB总线的引脚。
输入
输入
2
输入
（高阻）
输入
（高阻）
1
H
H
1
1
1
1
1
1
H
H
输入
(L)
输入
（高阻）
输入
（高阻）
输入
(H)
输入
（高阻）
输入
（高阻）
R19DS0071EJ0101
六月28,2013
Rev1.01
第142 5
QQ：2881677436 复制
