的BelaSigna R262
宽带语音捕捉
和降噪
解
的BelaSigna
R262是一个完整的系统级芯片（SoC）的解决方案，它
提供语音捕获宽带先进降噪
应用，如移动电话，VoIP应用，如
网络摄像头和平板电脑，双向无线电和其他应用程序
这将受益于改进的语音清晰度。
拥有一个新的方法来去除机械，固定式和
非平稳噪声，该芯片保持语音自然度更大
语音清晰度和语音清晰度，即使说话者是进一步
远离或不带麦克风提供最佳比
无与伦比的最终用户的行动自由。设计为
具有广泛的编解码器，基带芯片和兼容
麦克风无需校准，的BelaSigna R262是容易
整合，提高制造商的产品上市速度。
其他功能还包括提供两种能力
同时处理输出和配置它们视
一个制造商的设备的需要。该芯片包括一个高度
与业界领先的优化的DSP为基础的应用程序控制器
能量效率和封装在两个高度紧凑5.3毫米
2
WLCSPs以适应即使是最大小受限的体系结构和
允许使用行业通用的印刷电路板设计
技术。
主要特性和优势
介绍
http://onsemi.com
WLCSP30
后缀W
CASE 567CT
WLCSP26
后缀W
CASE 567CY
标记DIAGRAMS
1
BR262
W30
ALYW
BR262
W30
W26
A
L
YW
1
BR262
W26
ALYW
嵌入式解决方案，工程无特殊调整
始终捕获语音不管声环境或
手持设备的定位，同时在使用
360 °的语音收集效果可调节5cm至5米
在工业设计和麦克风型号没有任何限制
同时双输出配置
德混响
低功耗（ 17毫安活跃， 40
mA
待机）
微型尺寸，可以轻松集成到现有工业
设计
手机
笔记本和平板电脑
双向无线电和PTT设备
VoIP应用
将受益于改进的语音收集效果的任何设备
=的BelaSigna R262
= 30球的版本
= 26球的版本
=大会地点
=晶圆地段
=日期代码年份&周
= Pb-Free包装
= A1角指示器
方向
典型应用
1
（ TOP VIEW ）
出版订单号：
BR262/D
订购信息
请参阅包装详细的订购和发货信息
尺寸部分本数据手册的第28页上。
半导体元件工业有限责任公司， 2012
2012年9月
第0版
1
BR262
W30
ALYW
的BelaSigna R262
表1.绝对最大额定值
参数
电源供应器（适用于VBAT ， VBATRCVR和VDDO的“最大”和
VSSA ， VSSRCVR和VSSD的“最小” ）（注1 ）
数字输入引脚电压
工作温度范围
存储温度范围
民
0.3
VSSD
0.3 V
40
40
最大
4.0
VDDO + 0.3 V
85
85
单位
V
V
°C
°C
强调超过最大额定值可能会损坏设备。最大额定值的压力额定值只。上面的功能操作
推荐工作条件是不是暗示。长时间暴露在高于推荐的工作条件下，会影响
器件的可靠性。
1.时间限制在最大电压必须小于100毫秒。
注：请参阅电气特性和应用信息的安全工作区。
该装置系列采用ESD保护，并通过以下方法进行测试：
ESD人体模型（ HBM ）每AEC - Q100-002测试（ EIA / JESD22- A114 ）
ESD机器模型（ MM ）每AEC - Q100-003测试（ EIA / JESD22- A115 ）
该装置系列采用闩锁免疫力并根据JESD78进行测试。
电气性能规格
表2.电气特性
（表2中的典型参数的测量在20℃下，用干净
3.3 V电源电压（除非另有说明不同） 。标记为筛选参数，每个芯片上进行测试。其他参数均合格
所有工艺角，但不是每一个部分进行测试。 ）
参数
整体
电源电压
最大上升时间
平均消耗电流
VBAT
在0 V和1.8 V
主动模式下， VBAT = 3.3 V ，
EXT_CLK = 2.048兆赫
旁路模式， VBAT = 3.3 V ，
EXT_CLK = 2.048兆赫
旁路模式， VBAT = 3.3 V ，
内部时钟
休眠模式下， VBAT = 3.3 V
峰值工作电流
VREG （ 1
mF
外部电容）
输出电压
PSRR
负载调整率
负载电流
线路调整
1
VREG
无负载，或微
电话连接的（0至200
毫安）
@ 1千赫
@ 2毫安
0.95
40
5
20
2
5
1.00
1.05
V
dB
毫伏/毫安
mA
mV / V的
l
VBAT = 3.63 V
16.0
16.0
2.7
39
16.5
16.5
2.8
40
19
21
1.65
3.3
3.63
10
17.0
17.0
2.9
V
ms
mA
mA
mA
mA
mA
符号
测试条件/注意事项
民
典型值
最大
单位
筛选
VDDA （ 1
mF
关于CAP0 / CAP1上VDDA + 100 nF的外部电容外部电容）
输出电压
PSRR
负载调整率
负载电流
线路调整
VDDD （ 1
mF
外部电容）
输出电压
VDDD
1.62
1.70
1.98
V
l
VDDA
卸载与VREG = 1 V
@ 1千赫
@ 1毫安
1.8
45
100
140
1
2
2.0
2.1
V
dB
毫伏/毫安
mA
mV / V的
l
http://onsemi.com
2
的BelaSigna R262
表2.电气特性
（续） （表2中的典型参数的测量在20℃下，用干净
3.3 V电源电压（除非另有说明不同） 。标记为筛选参数，每个芯片上进行测试。其他参数均合格
所有工艺角，但不是每一个部分进行测试。 ）
参数
VMIC
输出电压
VMIC = VREG
VMIC = VDDA
负载调整率
VMIC = VREG
VMIC = VDDA
上电复位
POR阈值
POR释放
（ VBAT往上走）
POR激活
（ VBAT下降）
开机时间
NRST为DMIC积极使用
LSAD引导方法
NRST为DMIC积极使用
SPI EEPROM引导方法
（默认的自定义应用程序）
NRST为DMIC积极使用
I2C EEPROM引导方法
（默认的自定义应用程序）
输入级
采样频率
模拟输入电压
Fs
VIN
VIN
前置放大器增益宽容
输入阻抗
凛
由定义的基于ROM的
应用程序。 （注2 ）
没有对AI1前置放大器增益
和AI3
24分贝前置放大器增益默认
在MIC0和MIC2
1千赫
0分贝前置放大器增益
其他所有增益设置
输入失调电压
0分贝前置放大器增益
所有其他收益
通道交叉耦合
模拟滤波器的截止频率
任何2声道
LPF Enabled（默认）
LPF残疾人
模拟滤波器的通带平坦度
模拟滤波器的阻带
衰减
数字滤波器的截止频率
数字滤波器的截止阻
衰减
总谐波失真+
噪音（峰值）
动态范围
等效输入噪声
tHDN
DR
EIN
24分贝前置放大器增益
VBAT = 3.3 V
24分贝前置放大器增益
VBAT = 3.3 V
24分贝前置放大器增益
VBAT = 3.3 V
80
67
81
70
82.5
3.7
10
50
1
60
Fs/2
1
84
20
510
0
0
2
250
585
7
3
60
30
21.333
2
125
2
千赫
VPP
mVpp的
dB
kW
kW
mV
mV
dB
千赫
千赫
dB
dB
千赫
dB
dB
dB
mV
l
1.52
1.52
1.60
1.60
16.3
90
1.71
1.65
V
V
ms
ms
l
l
0.95
1.8
1.00
2.0
25
100
1.05
2.1
40
150
V
V
毫伏/毫安
毫伏/毫安
l
l
符号
测试条件/注意事项
民
典型值
最大
单位
筛选
135
ms
2.加工带宽限制为8 kHz。
http://onsemi.com
3
的BelaSigna R262
表2.电气特性
（表2中的典型参数的测量在20℃下，用干净
3.3 V电源电压（除非另有说明不同） 。标记为筛选参数，每个芯片上进行测试。其他参数均合格
所有工艺角，但不是每一个部分进行测试。 ）
参数
数字麦克风输出
DMIC输入时钟频率
预设0的选择
CLOCK_SEL （注3）
预设3中选择的
CLOCK_SEL （注3）
预设4选择上
CLOCK_SEL （注3）
预设5选择上
CLOCK_SEL （注3）
时钟占空比
输入时钟抖动
时钟输出过渡时间
模拟输出级
信号范围
VOUT
用一个单端DAC
两个DAC作为1个
迪FF erential输出
衰减器，增益宽容
输出阻抗
大败
@ 12 dB输出衰减
@ 0分贝输出衰减
通道交叉耦合
模拟滤波器的截止频率
@ 1千赫
LPF Enabled（默认）
LPF残疾人
模拟滤波器的通带平坦度
模拟滤波器的阻带
衰减
数字滤波器的截止频率
数字滤波器的截止阻
衰减
总谐波失真+
噪音（峰值）
动态范围
本底噪声
直接数字输出（只能通过自定义配置）
电源电压
信号范围
VBATRCVR
VOUT
差分输出@ 1 kHz的
单端输出@ 1 kHz的
输出阻抗
最大电流
总谐波失真+
噪音（峰值）
tHDN
64
70
大败
之间的负载
1毫安和30mA @ 0 ℃，
1.8
0
0
2.5
3.3
3.63
2*VBAT
RCVR
VBAT
RCVR
10
25
V
VPP
VPP
W
mA
dB
l
tHDN
DR
80
63
78
65
80
70
100
> 60千赫
13.0
25
1
90
Fs/2
0
0
2
2
4
2
19
3
50
13.5
26
1
VPP
VPP
dB
kW
kW
dB
千赫
千赫
dB
dB
千赫
dB
dB
dB
mV
l
l
l
l
DMIC_OUT
任何时钟配置
上允许的最大抖动
DMIC_CLK
10
20
40
2.048
2.4
2.8
3.072
50
60
10
50
兆赫
兆赫
兆赫
兆赫
%
ns
ns
符号
测试条件/注意事项
民
典型值
最大
单位
筛选
3.许多其它的时钟频率可通过内部PLL的自定义配置和时钟子系统。后来在此看到
文档和的BelaSigna R262通讯和配置指南中的自定义模式使用的详细信息。
http://onsemi.com
4
的BelaSigna R262
表2.电气特性
（续） （表2中的典型参数的测量在20℃下，用干净
3.3 V电源电压（除非另有说明不同） 。标记为筛选参数，每个芯片上进行测试。其他参数均合格
所有工艺角，但不是每一个部分进行测试。 ）
参数
符号
测试条件/注意事项
民
典型值
最大
单位
筛选
直接数字输出（只能通过自定义配置）
动态范围
本底噪声
低速A / D
输入电压
采样频率
输入阻抗
偏移误差
增益误差
INL
DNL
DIGITAL PADS （ VDDO = 1.8 V ）
电压电平低输入
电压电平高输入
拉电阻
下拉电阻
上升和下降时间
DIGITAL PADS （ VDDO = 3.3 V ）
电压电平低输入
电压电平高输入
拉电阻
下拉电阻
上升和下降时间
DIGITAL PADS （公共参数）
驱动强度
静电放电抗扰度
HBM
MM
闭锁抗扰度
时钟电路
外部时钟频率
内部时钟频率
EXT_CLK
INT_CLK
预设6选择上
CLOCK_SEL （注3）
预设7选择上
CLOCK_SEL （注3）
旁路模式
预设7选择上
CLOCK_SEL （注3）
主动模式
参考时钟占空比
外部输入时钟抖动
I
2
C接口
最大速率
400
Kbps的
上允许的最大抖动
EXT_CLK
40
26
5.2
兆赫
兆赫
人体模型
机器型号
25 ° C，V < GNDO ，V > VDDO
2
200
150
12
mA
kV
V
mA
20 pF负载
VIL
VIH
0.3
1.8
34
29
1.0
46
56
1.5
0.8
3.6
74
86
2.0
V
V
kW
kW
ns
l
l
l
l
20 pF负载
VIL
VIH
0.3
1.30
63
87
2
114
153
3
0.4
1.98
162
205
5
V
V
kW
kW
ns
INL
DNL
凛
输入在VREG
输入VSSA或2 * VREG
VIN
对于每个LSAD通道
0
1.6
1
10
10
4
2
10
10
4
2
MCLK/28
2*VREG
4.8
V
千赫
MW
最低位
最低位
最低位
最低位
DR
80
86
50
75
dB
mV
l
l
48.2
兆赫
50
60
10
%
ns
3.许多其它的时钟频率可通过内部PLL的自定义配置和时钟子系统。后来在此看到
文档和的BelaSigna R262通讯和配置指南中的自定义模式使用的详细信息。
http://onsemi.com
5
QQ：2880707522 复制
