QS5LV919
具有集成环路滤波器3.3V低偏移CMOS PLL时钟驱动器
工业温度范围
3.3V低偏移CMOS PLL
带有时钟驱动器
集成环路滤波器
产品特点：
描述：
QS5LV919
3.3V操作
JEDEC兼容LVTTL电平输出
时钟输入为5V容限
< 300PS的输出歪斜，Q
0
–Q
4
2xQ输出， Q输出，
Q
输出Q / 2输出
输出三态，复位，而OE / RST低
低频测试PLL禁用特性
内置环路滤波器的RC网络
功能相当于MC88LV915 ， IDT74FCT388915
上升沿或下降沿同步（ PE）
平衡驱动器输出± 24毫安
160MHz的最高频率（ 2xQ输出）
可在QSOP和PLCC封装
该QS5LV919时钟驱动器使用一个内部锁相环
（PLL）的锁定低歪斜输出到两个参考时钟输入中的一个。
八个输出可供选择： 2xQ ，Q
0
-Q
4
, Q
5
， Q / 2 。精心布局和
设计保证了Q之间< 300 ps的偏移
0
-Q
4
和Q / 2输出。
该QS5LV919包括一个内部RC滤波器提供优异的
抖动特性，并且无需外部元件。
的反馈的各种组合和除以2的压控振荡器的路径
允许应用程序进行定制过的线性VCO操作
宽范围输入同步频率。该PLL也可以禁用
由PLL_EN信号，使低频或直流测试。 LOCK（锁定）
输出断言，以指示当相位锁定已经完成。该
QS5LV919被设计为在高性能工作站的使用，多
车载计算机，网络硬件和大型机系统。 Sev-
全部擦除可用于并行或分散在为瓜尔一个系统
低及担歪斜，全系统的时钟分配网络。
有关PLL时钟驱动器产品的详细信息，请参阅应用
笔记AN- 227 。
功能框图
REF_SEL
LO CK
SYNC
0
SYNC
1
E / RST
0
0
1
pH值本身
DETECTO
LOO P
滤波器
1
PE
反馈
PLL_EN
FREQ _SEL
VCO
1
/2
0
R
D
R
D
R
D
R
D
R
D
R
D
R
D
Q
Q
Q
Q
Q
Q
Q
Q
Q /
2
Q
5
Q
4
Q
3
Q
2
Q
1
Q
0
2xQ
工业温度范围
1
c
2001
集成设备技术有限公司
IDT标志是集成设备技术，Inc.的注册商标。
2001年7月
DSC-5820/3
QS5LV919
具有集成环路滤波器3.3V低偏移CMOS PLL时钟驱动器
工业温度范围
引脚配置
OE / RST
GND
Q
5
V
DD
OE / RST
反馈
REF_SEL
SYNC
0
AV
DD
PE
AGND
SYNC
1
FREQ_SEL
GND
Q
0
2
3
4
5
6
7
8
9
10
11
12
13
14
27
26
25
24
23
22
21
20
19
18
17
16
15
V
DD
2xQ
Q/2
GND
Q
3
V
DD
Q
2
GND
LOCK
PLL_EN
GND
Q
1
V
DD
AGND
SYNC
1
10
11
反馈
REF_SEL
SYNC
0
AV
DD
PE
5
6
7
8
9
4
3
2
1
28
27
26
25
24
23
22
21
20
19
Q/2
GND
Q
3
V
DD
Q
2
GND
LOCK
12
FREQ_SEL
13
GND
14
Q
0
15
V
DD
16
Q
1
17
GND
18
PLL_EN
QSOP
顶视图
PLCC
顶视图
绝对最大额定值
(1)
符号
等级
直流输入电压V
IN
最大功率
T
英镑
QSOP
耗散（T
A
= 85°C ）， PLCC
存储温度范围
马克斯。
-0.5到+7
-0.5到+5.5
655
770
-65到+150
单位
V
V
mW
mW
°C
V
DD
， AV
DD
电源电压对地
注意：
1.强调超过绝对最大额定值可能
对器件造成永久性损坏。这是一个额定值只和功能
该设备在这些或以上的任何其它条件的操作指示的
本规范的业务部门是不是暗示。暴露在绝对最大
额定条件下长时间可能会影响其可靠性。
电容
(T
A
= 25
°
C，F = 1MHz时， V
IN
= 0V)
QSOP
参数
C
IN
典型值。
3
马克斯。
4
典型值。
4
PLCC
马克斯。
6
单位
pF
2
2xQ
V
DD
Q
5
Q
4
V
DD
GND
1
28
Q
4
QS5LV919
具有集成环路滤波器3.3V低偏移CMOS PLL时钟驱动器
工业温度范围
引脚说明
引脚名称
SYNC
0
SYNC
1
REF_SEL
FREQ_SEL
反馈
Q
0
-Q
4
Q
5
2xQ
Q/2
LOCK
OE / RST
PLL_EN
PE
V
DD
AV
DD
GND
AGND
I / O
I
I
I
I
I
O
O
O
O
O
I
I
I
—
—
—
—
描述
参考时钟输入
参考时钟输入
参考时钟选择。当1 ，选择SYNC
1
。 0时，选择SYNC
0
.
VCO频率选择。为了选择最佳的VCO工作频率取决于输入频率。
PLL反馈输入端被连接到用户选择的输出引脚。外部反馈提供了灵活性，为不同
输出频率的关系。看到频率选择表以了解更多信息。
时钟输出
时钟输出。匹配的次数，但倒相对于问
时钟输出。匹配的相位，但频率是两倍的Q频率。
时钟输出。匹配的相位，但频率为一半的Q频率。
PLL锁定指示信号。 1表示正锁。 0表示PLL没有锁定，并输出可能不
同步到输入端。
输出使能/异步复位。复位所有输出寄存器。 0时，所有输出都保持在三态状态。当
1 ，输出使能。
PLL使能。启用和禁用PLL 。可用于测试目的。
当
PE
是低电平，输出与SYNC的上升沿同步。高电平时，输出与同步
SYNC的下降沿。
电源为输出缓冲器。
电源为锁相环和其它内部电路系统。
地供应给输出缓冲器。
地供应锁相环及其它内部电路系统。
输出频率规格
工业：T已
A
= -40 ° C至+ 85°C ， AV
DD
/ V
DD
= 3.3V ± 0.3V
符号
F
MAX_2XQ
F
MAX_Q
F
MAX_Q/2
F
MIN_2XQ
F
MIN_Q
F
MIN_Q/2
描述
最高频率， 2xQ
最大频率，Q
0
- Q
4
, Q
5
最大频率， Q / 2
最小频率， 2xQ
最小频率，Q
0
- Q
4
, Q
5
最小频率， Q / 2
– 55
55
27.5
13.75
20
10
5
– 70
70
35
17.5
20
10
5
– 100
100
50
25
20
10
5
– 133
133
66.5
33.25
20
10
5
– 160
160
80
40
20
10
5
单位
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
3
QS5LV919
具有集成环路滤波器3.3V低偏移CMOS PLL时钟驱动器
工业温度范围
频率选择表
SYNC （兆赫）
输出用于
FREQ_SEL
高
高
高
高
低
低
低
低
反馈
Q/2
Q
0
-Q
4
Q
5
2xQ
(3)
Q/2
Q
0
-Q
4
Q
5
2xQ
（允许范围）
(1)
分钟。
F
MIN_Q/2
F
MIN_Q
F
MIN_Q
F
MIN_2XQ
F
MIN_Q/2
/2
F
MIN_Q
/2
F
MIN_Q
/2
F
MIN_2XQ
/2
最大
F
MAX _Q / 2
F
MAX _Q
F
MAX _Q
100
F
MAX _Q / 2
/2
F
MAX _Q
/2
F
MAX _Q
/2
F
MAX _2XQ
/2
Q/
2
SYNC
SYNC / 2
- SYNC / 2
SYNC / 4
SYNC
SYNC / 2
- SYNC / 2
SYNC / 4
输出频率的关系
(2)
Q
5
- SYNC X 2
- SYNC
SYNC
- SYNC / 2
- SYNC X 2
- SYNC
SYNC
- SYNC / 2
Q
0
- Q
4
SYNC X 2
SYNC
- SYNC
SYNC / 2
SYNC X 2
SYNC
- SYNC
SYNC / 2
2XQ
SYNC X 4
SYNC X 2
- SYNC X 2
SYNC
SYNC X 4
SYNC X 2
- SYNC X 2
SYNC
注意事项：
1.操作在指定的同步频率范围保证了VCO将在为20MHz到F的最佳工作范围
MAX_2
X
Q
。操作与同步输入外
指定的频率范围内，可能会导致失锁的输出。 FREQ_SEL仅影响VCO的频率，不会影响输出频率。
2.锁输出引脚（ LOCK）可能无法可靠地指示用于30MHz以下的VCO频率。
3. 2xQ被限制为最大频率（F
MAX_2XQ
）为100MHz的反馈时才使用。
直流电气在整个工作范围特性
下列条件适用，除非另有说明
工业：T已
A
= -40 ° C至+ 85°C ， AV
DD
/V
DD
= 3.3V ± 0.3V
符号
V
IH
V
IL
V
OH
V
OL
V
H
I
OZ
I
IN
I
PD
参数
输入高电压
输入低电压
输出高电压
输出低电压
输入滞后
输出漏电流
输入漏电流
输入下拉电流（ PE）
条件
确保逻辑高电平
保证逻辑低电平
I
OH
=
24mA
I
OH
=
100A
V
DD
=最小值，我
OL
= 100A
—
V
OUT
= V
DD
或GND ，V
DD
=最大。
AV
DD
=最大，V
IN
= AV
DD
或GND
AV
DD
=最大，V
IN
= AV
DD
分钟。
2
—
V
DD
– 0.6
V
DD
– 0.2
—
—
—
—
—
—
典型值。
—
—
—
—
—
—
100
—
—
—
马克斯。
—
0.8
—
—
0.45
0.2
—
±5
±5
± 100
mV
A
A
A
V
单位
V
V
V
V
DD
=最小值，我
OL
= 24毫安
电源特性
符号
I
DDQ
I
DD
I
DDD
注意：
1.相的Q输出端的频率。
参数
静态电源电流
每输入高功率电源电流
动态电源电流
(1)
测试条件
V
DD
=最大值， OE / RST =低，
SYNC =低电平时，所有输出卸载
V
DD
=最大，V
IN
= 3V
V
DD
=最大值，C
L
= 0pF
典型值。
马克斯。
1
单位
mA
A
毫安/ MHz的
1
0.2
30
0.4
4
QS5LV919
具有集成环路滤波器3.3V低偏移CMOS PLL时钟驱动器
工业温度范围
输入时序要求
符号
t
R
, t
F
F
I
t
PWC
D
H
描述
(1)
最大输入上升和下降时间， 0.8V至2V
输入时钟频率， SYNC
0
， SYNC
1
(1)
输入时钟脉冲，高或低
(2)
输入占空比， SYNC
0
， SYNC
1
(2)
分钟。
—
2.5
2
25
马克斯。
3
100
—
75
单位
ns
兆赫
ns
%
注意事项：
1.在允许的SYNC输入频率为不同的速度等级有不同的反馈和更多的细节，请参见输出频率和频率选择表
FREQ_SEL组合。
2.如脉冲witdh暗示为D
H
小于吨
WPC
限制，T
WPC
限制适用
开关特性在工作范围
符号
t
SKR
t
SKF
t
SKALL
t
PW
t
PW
t
J
t
PD
t
LOCK
t
PZH
t
PZL
t
PHZ
t
PLZ
t
R,
t
F
输出上升/下降时间， 0.8V
2V
0.3
2
ns
输出禁止时间， OE / RST高电平变为低电平
(3)
0
14
ns
参数
(1)
输出偏斜上升沿之间，Q
0
-Q
4
（和Q /
2
if
PE
= LOW ）
输出偏斜，所有输出
(2, 5)
脉冲宽度， 2xQ输出， >40MHz
脉冲宽度，Q
0
-Q
4
, Q
5,
Q / 2输出， 80MHz的
周期到周期抖动
(4)
SYNC输入，反馈延迟
(6)
同步锁相
输出使能时间， OE / RST低到高
(3)
(2)
分钟。
—
—
—
T
CY
/2
0.4
T
CY
/2
0.4
马克斯。
300
300
500
T
CY
/2 + 0.4
T
CY
/2 + 0.4
0.15
0
10
14
单位
ps
ps
ps
ns
ns
ns
ps
ms
ns
输出偏斜下降沿之间，Q
0
-Q
4
（和Q /
2
if
PE
=高）
(2)
0.15
500
—
0
注意事项：
1.请参阅测试负载和波形的测试负载和终止。
2.歪斜规格适用在相同的环境下（负荷，温度，V
DD
，器件速度等级） 。
3.测量开环模式PLL_EN = 0 。
4.抖动的特点是用Q输出为20MHz 。见频率选择表上指定的输入频率适当FREQ_SEL级别的信息。
5.斜测量选定的同步优势。
6. t
PD
以在0.5V器件输入测量
DD
， Q输出在80MHz 。
5
QS5LV919
具有集成环路滤波器3.3V低偏移CMOS PLL时钟驱动器
工业温度范围
3.3V低偏移CMOS PLL
带有时钟驱动器
集成环路滤波器
产品特点：
描述：
QS5LV919
3.3V操作
JEDEC兼容LVTTL电平输出
时钟输入为5V容限
< 300PS的输出歪斜，Q
0
–Q
4
2xQ输出， Q输出，
Q
输出Q / 2输出
输出三态，复位，而OE / RST低
低频测试PLL禁用特性
内置环路滤波器的RC网络
功能相当于MC88LV915 ， IDT74FCT388915
上升沿或下降沿同步（ PE）
平衡驱动器输出± 24毫安
160MHz的最高频率（ 2xQ输出）
可在QSOP和PLCC封装
该QS5LV919时钟驱动器使用一个内部锁相环
（PLL）的锁定低歪斜输出到两个参考时钟输入中的一个。
八个输出可供选择： 2xQ ，Q
0
-Q
4
, Q
5
， Q / 2 。精心布局和
设计保证了Q之间< 300 ps的偏移
0
-Q
4
和Q / 2输出。
该QS5LV919包括一个内部RC滤波器提供优异的
抖动特性，并且无需外部元件。
的反馈的各种组合和除以2的压控振荡器的路径
允许应用程序进行定制过的线性VCO操作
宽范围输入同步频率。该PLL也可以禁用
由PLL_EN信号，使低频或直流测试。 LOCK（锁定）
输出断言，以指示当相位锁定已经完成。该
QS5LV919被设计为在高性能工作站的使用，多
车载计算机，网络硬件和大型机系统。 Sev-
全部擦除可用于并行或分散在为瓜尔一个系统
低及担歪斜，全系统的时钟分配网络。
有关PLL时钟驱动器产品的详细信息，请参阅应用
笔记AN- 227 。
功能框图
REF_SEL
LO CK
SYNC
0
SYNC
1
E / RST
0
0
1
pH值本身
DETECTO
LOO P
滤波器
1
PE
反馈
PLL_EN
FREQ _SEL
VCO
1
/2
0
R
D
R
D
R
D
R
D
R
D
R
D
R
D
Q
Q
Q
Q
Q
Q
Q
Q
Q /
2
Q
5
Q
4
Q
3
Q
2
Q
1
Q
0
2xQ
工业温度范围
1
c
2001
集成设备技术有限公司
IDT标志是集成设备技术，Inc.的注册商标。
2001年7月
DSC-5820/3
QS5LV919
具有集成环路滤波器3.3V低偏移CMOS PLL时钟驱动器
工业温度范围
引脚配置
OE / RST
GND
Q
5
V
DD
OE / RST
反馈
REF_SEL
SYNC
0
AV
DD
PE
AGND
SYNC
1
FREQ_SEL
GND
Q
0
2
3
4
5
6
7
8
9
10
11
12
13
14
27
26
25
24
23
22
21
20
19
18
17
16
15
V
DD
2xQ
Q/2
GND
Q
3
V
DD
Q
2
GND
LOCK
PLL_EN
GND
Q
1
V
DD
AGND
SYNC
1
10
11
反馈
REF_SEL
SYNC
0
AV
DD
PE
5
6
7
8
9
4
3
2
1
28
27
26
25
24
23
22
21
20
19
Q/2
GND
Q
3
V
DD
Q
2
GND
LOCK
12
FREQ_SEL
13
GND
14
Q
0
15
V
DD
16
Q
1
17
GND
18
PLL_EN
QSOP
顶视图
PLCC
顶视图
绝对最大额定值
(1)
符号
等级
直流输入电压V
IN
最大功率
T
英镑
QSOP
耗散（T
A
= 85°C ）， PLCC
存储温度范围
马克斯。
-0.5到+7
-0.5到+5.5
655
770
-65到+150
单位
V
V
mW
mW
°C
V
DD
， AV
DD
电源电压对地
注意：
1.强调超过绝对最大额定值可能
对器件造成永久性损坏。这是一个额定值只和功能
该设备在这些或以上的任何其它条件的操作指示的
本规范的业务部门是不是暗示。暴露在绝对最大
额定条件下长时间可能会影响其可靠性。
电容
(T
A
= 25
°
C，F = 1MHz时， V
IN
= 0V)
QSOP
参数
C
IN
典型值。
3
马克斯。
4
典型值。
4
PLCC
马克斯。
6
单位
pF
2
2xQ
V
DD
Q
5
Q
4
V
DD
GND
1
28
Q
4
QS5LV919
具有集成环路滤波器3.3V低偏移CMOS PLL时钟驱动器
工业温度范围
引脚说明
引脚名称
SYNC
0
SYNC
1
REF_SEL
FREQ_SEL
反馈
Q
0
-Q
4
Q
5
2xQ
Q/2
LOCK
OE / RST
PLL_EN
PE
V
DD
AV
DD
GND
AGND
I / O
I
I
I
I
I
O
O
O
O
O
I
I
I
—
—
—
—
描述
参考时钟输入
参考时钟输入
参考时钟选择。当1 ，选择SYNC
1
。 0时，选择SYNC
0
.
VCO频率选择。为了选择最佳的VCO工作频率取决于输入频率。
PLL反馈输入端被连接到用户选择的输出引脚。外部反馈提供了灵活性，为不同
输出频率的关系。看到频率选择表以了解更多信息。
时钟输出
时钟输出。匹配的次数，但倒相对于问
时钟输出。匹配的相位，但频率是两倍的Q频率。
时钟输出。匹配的相位，但频率为一半的Q频率。
PLL锁定指示信号。 1表示正锁。 0表示PLL没有锁定，并输出可能不
同步到输入端。
输出使能/异步复位。复位所有输出寄存器。 0时，所有输出都保持在三态状态。当
1 ，输出使能。
PLL使能。启用和禁用PLL 。可用于测试目的。
当
PE
是低电平，输出与SYNC的上升沿同步。高电平时，输出与同步
SYNC的下降沿。
电源为输出缓冲器。
电源为锁相环和其它内部电路系统。
地供应给输出缓冲器。
地供应锁相环及其它内部电路系统。
输出频率规格
工业：T已
A
= -40 ° C至+ 85°C ， AV
DD
/ V
DD
= 3.3V ± 0.3V
符号
F
MAX_2XQ
F
MAX_Q
F
MAX_Q/2
F
MIN_2XQ
F
MIN_Q
F
MIN_Q/2
描述
最高频率， 2xQ
最大频率，Q
0
- Q
4
, Q
5
最大频率， Q / 2
最小频率， 2xQ
最小频率，Q
0
- Q
4
, Q
5
最小频率， Q / 2
– 55
55
27.5
13.75
20
10
5
– 70
70
35
17.5
20
10
5
– 100
100
50
25
20
10
5
– 133
133
66.5
33.25
20
10
5
– 160
160
80
40
20
10
5
单位
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
3
QS5LV919
具有集成环路滤波器3.3V低偏移CMOS PLL时钟驱动器
工业温度范围
频率选择表
SYNC （兆赫）
输出用于
FREQ_SEL
高
高
高
高
低
低
低
低
反馈
Q/2
Q
0
-Q
4
Q
5
2xQ
(3)
Q/2
Q
0
-Q
4
Q
5
2xQ
（允许范围）
(1)
分钟。
F
MIN_Q/2
F
MIN_Q
F
MIN_Q
F
MIN_2XQ
F
MIN_Q/2
/2
F
MIN_Q
/2
F
MIN_Q
/2
F
MIN_2XQ
/2
最大
F
MAX _Q / 2
F
MAX _Q
F
MAX _Q
100
F
MAX _Q / 2
/2
F
MAX _Q
/2
F
MAX _Q
/2
F
MAX _2XQ
/2
Q/
2
SYNC
SYNC / 2
- SYNC / 2
SYNC / 4
SYNC
SYNC / 2
- SYNC / 2
SYNC / 4
输出频率的关系
(2)
Q
5
- SYNC X 2
- SYNC
SYNC
- SYNC / 2
- SYNC X 2
- SYNC
SYNC
- SYNC / 2
Q
0
- Q
4
SYNC X 2
SYNC
- SYNC
SYNC / 2
SYNC X 2
SYNC
- SYNC
SYNC / 2
2XQ
SYNC X 4
SYNC X 2
- SYNC X 2
SYNC
SYNC X 4
SYNC X 2
- SYNC X 2
SYNC
注意事项：
1.操作在指定的同步频率范围保证了VCO将在为20MHz到F的最佳工作范围
MAX_2
X
Q
。操作与同步输入外
指定的频率范围内，可能会导致失锁的输出。 FREQ_SEL仅影响VCO的频率，不会影响输出频率。
2.锁输出引脚（ LOCK）可能无法可靠地指示用于30MHz以下的VCO频率。
3. 2xQ被限制为最大频率（F
MAX_2XQ
）为100MHz的反馈时才使用。
直流电气在整个工作范围特性
下列条件适用，除非另有说明
工业：T已
A
= -40 ° C至+ 85°C ， AV
DD
/V
DD
= 3.3V ± 0.3V
符号
V
IH
V
IL
V
OH
V
OL
V
H
I
OZ
I
IN
I
PD
参数
输入高电压
输入低电压
输出高电压
输出低电压
输入滞后
输出漏电流
输入漏电流
输入下拉电流（ PE）
条件
确保逻辑高电平
保证逻辑低电平
I
OH
=
24mA
I
OH
=
100A
V
DD
=最小值，我
OL
= 100A
—
V
OUT
= V
DD
或GND ，V
DD
=最大。
AV
DD
=最大，V
IN
= AV
DD
或GND
AV
DD
=最大，V
IN
= AV
DD
分钟。
2
—
V
DD
– 0.6
V
DD
– 0.2
—
—
—
—
—
—
典型值。
—
—
—
—
—
—
100
—
—
—
马克斯。
—
0.8
—
—
0.45
0.2
—
±5
±5
± 100
mV
A
A
A
V
单位
V
V
V
V
DD
=最小值，我
OL
= 24毫安
电源特性
符号
I
DDQ
I
DD
I
DDD
注意：
1.相的Q输出端的频率。
参数
静态电源电流
每输入高功率电源电流
动态电源电流
(1)
测试条件
V
DD
=最大值， OE / RST =低，
SYNC =低电平时，所有输出卸载
V
DD
=最大，V
IN
= 3V
V
DD
=最大值，C
L
= 0pF
典型值。
马克斯。
1
单位
mA
A
毫安/ MHz的
1
0.2
30
0.4
4
QS5LV919
具有集成环路滤波器3.3V低偏移CMOS PLL时钟驱动器
工业温度范围
输入时序要求
符号
t
R
, t
F
F
I
t
PWC
D
H
描述
(1)
最大输入上升和下降时间， 0.8V至2V
输入时钟频率， SYNC
0
， SYNC
1
(1)
输入时钟脉冲，高或低
(2)
输入占空比， SYNC
0
， SYNC
1
(2)
分钟。
—
2.5
2
25
马克斯。
3
100
—
75
单位
ns
兆赫
ns
%
注意事项：
1.在允许的SYNC输入频率为不同的速度等级有不同的反馈和更多的细节，请参见输出频率和频率选择表
FREQ_SEL组合。
2.如脉冲witdh暗示为D
H
小于吨
WPC
限制，T
WPC
限制适用
开关特性在工作范围
符号
t
SKR
t
SKF
t
SKALL
t
PW
t
PW
t
J
t
PD
t
LOCK
t
PZH
t
PZL
t
PHZ
t
PLZ
t
R,
t
F
输出上升/下降时间， 0.8V
2V
0.3
2
ns
输出禁止时间， OE / RST高电平变为低电平
(3)
0
14
ns
参数
(1)
输出偏斜上升沿之间，Q
0
-Q
4
（和Q /
2
if
PE
= LOW ）
输出偏斜，所有输出
(2, 5)
脉冲宽度， 2xQ输出， >40MHz
脉冲宽度，Q
0
-Q
4
, Q
5,
Q / 2输出， 80MHz的
周期到周期抖动
(4)
SYNC输入，反馈延迟
(6)
同步锁相
输出使能时间， OE / RST低到高
(3)
(2)
分钟。
—
—
—
T
CY
/2
0.4
T
CY
/2
0.4
马克斯。
300
300
500
T
CY
/2 + 0.4
T
CY
/2 + 0.4
0.15
0
10
14
单位
ps
ps
ps
ns
ns
ns
ps
ms
ns
输出偏斜下降沿之间，Q
0
-Q
4
（和Q /
2
if
PE
=高）
(2)
0.15
500
—
0
注意事项：
1.请参阅测试负载和波形的测试负载和终止。
2.歪斜规格适用在相同的环境下（负荷，温度，V
DD
，器件速度等级） 。
3.测量开环模式PLL_EN = 0 。
4.抖动的特点是用Q输出为20MHz 。见频率选择表上指定的输入频率适当FREQ_SEL级别的信息。
5.斜测量选定的同步优势。
6. t
PD
以在0.5V器件输入测量
DD
， Q输出在80MHz 。
5
QQ：2881677436 复制
