QS5931
具有集成环路滤波器低偏移CMOS PLL时钟驱动器
工业温度范围
低偏移CMOS PLL
带有时钟驱动器
集成环路滤波器
产品特点：
5V操作
六低噪声CMOS电平输出
Q输出， Q / 2输出
<500ps输出偏斜，Q
0
–Q
4
输出三态，复位，而OE / RST低
低频测试PLL禁用特性
内置环路滤波器的RC网络
内置VCO / 2选项
平衡驱动器输出± 36毫安
ESD >2000V
80MHz的频率最高
可在QSOP封装
QS5931
描述：
该QS5931时钟驱动器使用一个内部锁相环（ PLL）的
锁定低歪斜输出到基准时钟的输入。六个输出
可用：Q
0
–Q
4
， Q / 2 。精心布局和设计确保< 500PS
在Q之间的偏移
0
–Q
4
和Q / 2输出。该QS5931包括
内部RC滤波器提供优异的抖动性能和
省去了外部元件。的各种组合
反馈和除以2就VCO路径允许应用程序是
定制线性VCO工作在很宽范围的输入SYNC的
频率。该PLL也可以由PLL_EN信号到禁用
让低频或直流测试。该QS5931是专为使用
在对成本敏感的高性能计算系统，工作站
多机载计算机，网络硬件和主机系
TEMS 。几种可用于并行或分散在一系
TEM为保证低偏斜，全系统的时钟分配网络。
在QSOP封装， QS5931时钟驱动器是最佳
在小尺寸，高性能时钟管理的精良值
UCTS 。
有关PLL时钟驱动器产品的详细信息，请参阅应用
笔记AN- 227 。
功能框图
反馈
PLL_EN
FREQ _SEL
SYNC
E / RST
PH ASE
DETECTO
LOO P
滤波器
0
1
VCO
1
/2
0
R
D
R
D
R
D
R
D
R
D
R
D
Q
Q
Q
Q
Q
Q
Q
Q /2
Q
4
Q
3
Q
2
Q
1
Q
0
IDT标志是集成设备技术，Inc.的注册商标。
工业温度范围
1
c
2002
集成设备技术有限公司
2002年1月
DSC-5817/2
QS5931
具有集成环路滤波器低偏移CMOS PLL时钟驱动器
工业温度范围
引脚配置
绝对最大额定值
(1)
符号
描述
直流输入电压V
IN
最大功率耗散（T
A
= 85°C)
T
英镑
存储温度范围
最大
-0.5到+7
-0.5到+5.5
0.5
-65到+150
单位
V
V
W
°C
AV
DD
/V
DD
电源电压对地
GND
E / RST
反馈
AV
DD
V
DD
AGND
SYNC
FREQ_SEL
GND
Q
0
1
2
3
4
5
6
7
8
9
10
SO20-8
20
19
18
17
16
15
14
13
12
11
Q
4
Q /2
摹ND
Q
3
V
DD
Q
2
摹ND
PLL_EN
摹ND
Q
1
注意：
1.强调超出上述绝对最大额定值可能会导致
永久损坏设备。这些仅仅是极限参数和功能
该设备在这些或以上的任何其它条件的操作指示的
本规范的业务部门是不是暗示。置身于absolute-
长时间最大额定条件下可能会影响器件的可靠性。
电容
(T
A
= + 25 ° C，F = 1MHz时， V
IN
= 0V)
引脚
C
IN
C
OUT
典型值。
3
4
马克斯。
4
5
单位
pF
pF
QSOP
顶视图
引脚说明
引脚名称
SYNC
FREQ_SEL
反馈
Q
0
-Q
4
Q/
2
OE / RST
PLL_EN
V
DD
AV
DD
GND
AGND
I / O
I
I
I
O
O
I
I
—
—
—
—
描述
参考时钟输入
VCO频率选择。为了选择最佳的VCO工作频率取决于输入频率。高为更高的频率，
低为较低的频率。
PLL反馈输入被连接到任何一个Q或一个Q / 2的输出。外部反馈提供了灵活性，为不同的输出频率
关系。看到频率选择表以了解更多信息。
时钟输出
时钟输出。匹配的相位，但频率为一半的Q频率。
输出使能/异步复位。复位所有输出寄存器。 0时，所有输出都保持在三态状态。 1时，输出
启用。
PLL使能。启用和禁用PLL 。允许SYNC输入为单步进行系统调试。
电源，输出缓冲器
电源为锁相环和其它内部电路系统
地面电源的输出缓冲器
地供应锁相环及其它内部电路系统
输出频率规格
工业：T已
A
= -40 ° C至+ 85°C ， AV
DD
/V
DD
= 5.0V ± 10%
符号
F
MAX_Q
F
MAX_Q/2
F
MIN_Q
F
MIN_Q/2
描述
最大频率，Q
0
- Q
4
,
最大频率， Q / 2
最小频率，Q
0
- Q
4
最小频率， Q / 2
– 50
50
25
10
5
– 66
66
33
10
5
– 80
80
40
10
5
单位
兆赫
兆赫
兆赫
兆赫
2
QS5931
具有集成环路滤波器低偏移CMOS PLL时钟驱动器
工业温度范围
频率选择表
SYNC （兆赫）
输出用于
FREQ_SEL
高
高
低
低
反馈
Q/2
Q
0
-Q
4
Q/2
Q
0
-Q
4
分钟。
F
MIN_Q/2
F
MIN_Q
F
MIN_Q/2
/2
F
MIN_Q
/2
（允许范围）
(1)
最大
F
MAX _Q / 2
F
MAX _Q
F
MAX _Q / 2
/2
F
MAX _Q
/2
输出频率的关系
Q/2
SYNC
SYNC / 2
SYNC
SYNC / 2
Q
0
- Q
4
SYNC X 2
SYNC
SYNC X 2
SYNC
注意：
1.操作在指定的同步频率范围保证了VCO将在为20MHz到F的最佳工作范围
MAX_Q
X2 。操作与同步投入超出了规定的
频率范围可能导致失锁的输出。 FREQ_SEL仅影响VCO的频率，不会影响输出频率。
直流电气在整个工作范围特性
下列条件适用，除非另有规定：
工业：T已
A
= -40 ° C至+ 85°C ， AV
DD
/V
DD
= 5.0V ± 10%
符号
V
IH
V
IL
V
OH
V
OL
V
H
I
OZ
I
IN
参数
输入高电压
输入低电压
输出高电压
输出低电压
输入滞后
输出漏电流
输入漏电流
条件
确保逻辑高电平
保证逻辑低电平
I
OH
=
24mA
I
OH
=
100A
V
DD
=最小值，我
OL
= 100A
—
V
OUT
= V
DD
或GND ，
V
DD
=最大值，输出禁用
AV
DD
=最大，V
IN
= AV
DD
或GND
—
—
5
A
分钟。
2
—
V
DD
— 0.6
V
DD
— 0.2
—
—
—
—
典型值。
—
—
—
—
—
—
100
—
马克斯。
—
0.8
—
—
0.45
0.2
—
5
mV
A
V
单位
V
V
V
V
DD
=最小值，我
OL
= 24毫安
电源特性
符号
I
DDQ
I
DD
I
DDD
参数
静态电源电流
每输入高功率电源电流
每个输出动态电源电流
测试条件
V
DD
=最大值， OE / RST =低，
SYNC =低电平时，所有输出卸载
V
DD
=最大，V
IN
= 3V
V
DD
=最大值，C
L
= 0pF
1
0.2
30
0.3
A
μA / MHz的
典型值。
—
马克斯。
1
单位
mA
输入时序要求
符号
t
R
, t
F
F
I
t
PWC
D
H
输入时钟频率， SYNC
占空比， SYNC
(2)
(1)
描述
(1)
最大输入上升和下降时间， 0.8V至2V
输入时钟脉冲，高或低
(2)
分钟。
—
2.5
2
25
马克斯。
3
F
MAX _Q
—
75
单位
ns
兆赫
ns
%
注意事项：
1.在允许的SYNC输入频率为不同的速度等级有不同的反馈和FREQ_SEL详见输出频率和频率选择表
组合。
2.如脉冲witdh暗示为D
H
小于吨
WPC
限制，T
WPC
限制适用
3
QS5931
具有集成环路滤波器低偏移CMOS PLL时钟驱动器
工业温度范围
开关特性在工作范围
符号
t
SKR
t
SKF
t
PW
t
J
t
PD
t
LOCK
t
PZH
t
PZL
t
PHZ
t
PLZ
t
R,
t
F
输出上升/下降时间， 0.2V
DD
到0.8V
DD
0.3
2.5
ns
输出禁止时间， OE / RST高电平变为低电平
(3)
0
14
ns
参数
(1)
输出偏斜上升沿之间，Q
0
-Q
4
和Q / 2
(2)
输出偏斜下降沿之间，Q
0
-Q
4
和Q / 2
(2)
脉冲宽度，Q
0
-Q
4
， Q / 2输出， 80MHz的
周期到周期抖动
(4)
SYNC输入，反馈延迟
(5)
同步锁相
输出使能时间， OE / RST低到高
(3)
分钟。
—
—
T
CY
/2
0.4
— 0.15
马克斯。
500
500
T
CY
/2 + 0.4
0.15
500
10
14
单位
ps
ps
ns
ns
ps
ms
ns
500
—
0
注意事项：
1.请参阅测试负载和波形的测试负载和终止。
2.歪斜规格适用在相同的环境下（负荷，温度，V
DD
，器件速度等级） 。
3.测量开环模式PLL_EN = 0 。
4.抖动的特点是用Q输出为20MHz 。见频率选择表上指定的输入频率适当FREQ_SEL级别的信息。
5. t
PD
在设备的输入端测得的电压为1.5V ，输出Q在80MHz 。
4
QS5931
具有集成环路滤波器低偏移CMOS PLL时钟驱动器
工业温度范围
交流测试负载和波形
V
DD
300
7.0V
欧TPUT
100
欧TP UT
300
30pF
100
测试电路1
1.0ns
1.0ns
V
DD
0.8V
D D
0.5V
D D
0.2V
D D
0V
t
P W
测试电路2
t
R
t
F
3.0V
2.0V
V
th
= 1.5V
0.8V
0V
CMOS输入测试波形
EN ABLE
关闭
CMOS输出波形
3V
1.5V
CO NTROL
INPU牛逼
t
PZ L
欧TP UT
NO R M ALLY
LO W
SWITC
CLO SED
0.5V
D D
0.3V
t
P ^ h
SWITC
欧TP UT
NO R M ALLY
HIG
OP EN
0.5V
D D
t
P ^ h
0.3V
V
OH
V
OL
t
PLZ
3.5V
0V
0V
启用和禁用时报
测试电路1用于输出使能/禁止的参数。
测试电路2用于所有其他时序参数。
5
QQ：2881677436 复制
