QS5917T
具有集成环路滤波器低偏移CMOS PLL时钟驱动器
工业温度范围
低偏移CMOS PLL
带有时钟驱动器
集成环路滤波器
产品特点：
QS5917T
5V操作
2xQ输出， Q / 2输出，输出Q
输出三态，而
RST
低
内置环路滤波器的RC网络
低噪音TTL电平输出
< 500PS的输出歪斜，Q
0
-Q
4
低频测试PLL禁用特性
平衡驱动器输出± 24毫安
132MHz最大频率（ 2xQ输出）
功能相当于摩托罗拉MC88915
ESD > 2000V
闭锁> -300mA
可在QSOP和PLCC封装
描述
该QS5917T时钟驱动器使用一个内部锁相环（ PLL）的
锁定低偏移输出的两个参考时钟输入中的一个。八
输出可供选择： Q
0
-Q
4
， 2xQ ， Q / 2 ，Q
5
。精心布局和设计
确保< 500PS的Q之间的偏移
0
-Q
4
和Q / 2输出。该QS5917T
包括一个内部RC滤波器提供优异的抖动characteris-
抽动并省去了外部元件。此外，TTL
电平输出减少时钟信号中的噪声。馈的各种组合
背部和除以2就VCO路径允许应用程序是定做
美化版线性VCO工作在很宽范围的输入SYNC的频
quencies 。压控振荡器，也可以通过PLL_EN信号禁用，以允许
低频或直流测试。 LOCK输出断言来表示时，
相位锁定已经完成。该QS5917T设计用于在使用中
高性能工作站，多功能车载电脑，网络硬件，
和大型机系统。几种可用于并行或散射
在整个的保证低歪斜，全系统时钟distri-系统
bution网络。
有关PLL时钟驱动器产品的详细信息，请参阅应用
笔记AN- 227 。
功能框图
REF_SEL
LOCK
反馈
PLL_EN
FREQ_SEL
SYNC
0
SYNC
1
RST
0
0
1
相
探测器
环
滤波器
1
VCO
1
/2
0
R
Q
D
R
Q
D
R
Q
D
R
Q
D
R
Q
D
R
Q
D
R
Q
D
Q
Q/2
Q
5
Q
4
Q
3
Q
2
Q
1
Q
0
2xQ
IDT标志是集成设备技术，Inc.的注册商标。
工业温度范围
1
2000集成设备技术有限公司
2000年7月
DSC-5227/2
QS5917T
具有集成环路滤波器低偏移CMOS PLL时钟驱动器
工业温度范围
引脚配置
GND
RST
V
DD
Q
5
V
DD
RST
反馈
REF_SEL
SYNC
0
AV
DD
NC
AGND
SYNC
1
FREQ_SEL
GND
Q
0
2
3
4
5
6
7
8
9
10
11
12
13
14
27
26
25
24
23
22
21
20
19
18
17
16
15
V
DD
2xQ
Q/2
GND
Q
3
V
DD
Q
2
GND
LOCK
PLL_EN
GND
Q
1
V
DD
反馈
REF_SEL
SYNC
0
AV
DD
NC
AGND
SYNC
1
5
6
7
8
9
10
11
4
3
2
1
28
Q
4
27
26
25
24
23
22
21
20
19
Q/2
GND
Q
3
V
DD
Q
2
GND
LOCK
12
13
14
15
16
17
18
GND
GND
马克斯。
6
10
V
DD
FREQ_SEL
QSOP
顶视图
PLCC
顶视图
绝对最大额定值
(1)
符号
等级
最大
电源电压对地
直流输入电压V
IN
交流输入电压（脉冲宽度
≤
20ns)
最大功率耗散（T
A
= 85°C)
T
英镑
存储温度范围
-0.5到+7
-0.5到+7
–3
1.2
-65到+150
单位
V
V
V
W
°C
电容
(T
A
= + 25 ° C，F = 1.0MHz的，V
IN
= 0V)
QSOP
参数
C
IN
C
OUT
典型值。
3
7
马克斯。
4
9
典型值。
4
8
PLCC
单位
pF
pF
注意：
1.强调超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能的操作
该设备在这些或以上的任何其他条件，在操作指示的
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
2
PLL_EN
Q
0
Q
1
2xQ
V
DD
GND
1
28
Q
4
Q
5
QS5917T
具有集成环路滤波器低偏移CMOS PLL时钟驱动器
工业温度范围
引脚说明
引脚名称
SYNC
0
SYNC
1
REF_SEL
FREQ_SEL
反馈
Q
0
-Q
4
Q
5
2xQ
Q/2
LOCK
RST
PLL_EN
NC
I / O
I
I
I
I
I
O
O
O
O
O
I
I
—
参考时钟输入
参考时钟输入
参考时钟选择。当1 ，选择SYNC
1
。 0时，选择SYNC
0
.
VCO频率选择。为了选择最佳的VCO工作频率取决于输入频率。
PLL反馈输入端被连接到用户选择的输出引脚。外部反馈提供了灵活性，为不同的输出频率
关系。看到频率选择表以了解更多信息。
时钟输出
时钟输出。匹配的次数，但倒相对于问
时钟输出。匹配的相位，但频率是两倍的Q频率。
时钟输出。匹配的相位，但频率为一半的Q频率。
PLL锁定指示信号。 1表示正锁。 0表示PLL没有锁定，并输出可能不同步到输入端。
异步复位。复位所有输出寄存器。 0时，所有输出都保持在三态状态。 1时，输出启用（正常
操作）。
PLL使能。 1时， PLL使能（正常工作） 。 0时， PLL被禁用（用于测试目的） 。
无连接
描述
输出频率规格
工业：T已
A
= -40 ° C至+ 85°C ， AV
DD
/
V
DD
= 5V ± 5%
符号
F
2XQ
F
Q
F
Q/2
描述
最大频率，输出2xQ
最大频率，Q
0
- Q
4
, Q
5
输出
最大频率， Q / 2输出
– 70
70
35
17.5
– 100
100
50
25
– 132
132
66
33
单位
兆赫
兆赫
兆赫
3
QS5917T
具有集成环路滤波器低偏移CMOS PLL时钟驱动器
工业温度范围
频率选择表
SYNC （兆赫）
FREQ_SEL
1
1
1
1
0
0
0
0
输出用于
反馈
Q/2
Q
0
-Q
4
Q
5
2xQ
Q/2
Q
0
-Q
4
Q
5
2xQ
（允许范围）
分钟。
最大
14
28
28
56
7
14
14
28
F
2XQ
/
4
F
2XQ
/
2
F
2XQ
/
2
F
2XQ （1）
F
2XQ
/
8
F
2XQ
/
4
F
2XQ
/
4
F
2XQ
/
2
Q/
2
SYNC
SYNC / 2
- SYNC / 2
SYNC / 4
SYNC
SYNC / 2
- SYNC / 2
SYNC / 4
输出频率的关系
Q
5
Q输出
- SYNC X 2
- SYNC
SYNC
- SYNC / 2
- SYNC X 2
- SYNC
SYNC
- SYNC / 2
SYNC X 2
SYNC
- SYNC
SYNC / 2
SYNC X 2
SYNC
- SYNC
SYNC / 2
2XQ
SYNC X 4
SYNC X 2
- SYNC X 2
SYNC
SYNC X 4
SYNC X 2
- SYNC X 2
SYNC
注意：
1.为-132速度等级，最大输入频率限制在100MHz的。
直流电气在整个工作范围特性
下列条件适用，除非另有规定：
工业：T已
A
= -40 ° C至+ 85° C，A
VDD
/V
DD
= 5V ± 5%
符号
V
IH
V
IL
V
OH
V
OL
I
OZ
I
IN
参数
输入高电压电平
输入低电平
输出高电压
输出低电压
输出漏电流
输入漏电流
测试条件
确保逻辑高电平
保证逻辑低电平
V
DD
=最小值，我
OH
=
24mA
(1)
V
DD
=最小值，我
OH
=
100A
V
DD
=最小值，我
OL
= 24毫安
(1)
V
DD
=最小值，我
OL
= 100A
V
OUT
= V
DD
或GND ，V
DD
=最大。
V
IN
= AV
DD
或GND ， AV
DD
=最大。
分钟。
2
—
2.4
3
—
—
—
—
典型值。
—
—
—
—
—
—
—
—
马克斯。
—
0.9
—
—
0.55
0.2
±5
±5
A
A
V
单位
V
V
V
注意：
1. I
OL
我
OH
是12毫安和-12mA ，分别为LOCK输出。
电源特性
符号
I
CC
I
CCD
参数
每TTL输入高电平的输入电源电流
(2)
动态电源电流
V
DD
=最大
测试条件
(1)
V
DD
=最大，V
IN
= 3.4V
典型值。
0.4
—
马克斯。
1.5
0.4
单位
mA
毫安/ MHz的
注意事项：
1.对于显示为最小值的条件。或最大，在使用直流电气特性规定了相应的值。
2.本规范并不适用于PLL_EN输入。
4
QS5917T
具有集成环路滤波器低偏移CMOS PLL时钟驱动器
工业温度范围
输入时序要求
符号
t
R
, t
F
F
I
t
PWC
D
H
描述
最大输入上升和下降时间， 0.8V至2V
输入时钟频率， SYNC
0
， SYNC
1 (1)
输入时钟脉冲，高或低
占空比， SYNC
0
， SYNC
1
分钟。
—
14
2
25
马克斯。
3
F
2XQ
—
75
单位
ns
兆赫
ns
%
注意：
1.这架F
I
说明书基于Q输出端的反馈。看到频率选择表上允许的SYNC输入频率不同的反馈组合的更多细节。
开关特性
(1)
符号
t
SKR
t
SKF
t
SKALL
t
PW
t
PW
t
J
t
PD
t
PD
t
LOCK
t
PZH
t
PZL
t
PHZ
t
PLZ
t
R,
t
F
输出上升/下降时间， 0.8V至2V
0.4
1.5
ns
输出禁止时间，
RST
前高后低
(2)
0
6
ns
参数
输出偏斜上升沿之间，Q
0
-Q
4
和Q / 2
输出偏斜下降沿之间，Q
0
-Q
4
(1)
输出偏斜，所有输出
(1)
脉冲宽度，Q
5,
2xQ输出
脉冲宽度，Q
0
-Q
4
， Q / 2输出
(1)
周期到周期抖动， 33MHz的
(3)
SYNC输入，反馈延迟， 28MHz的
SYNC输入，反馈延迟， 33MHz的， 50Ω至1.5V
同步锁相
输出使能时间，
RST
从低到高
(2)
(1)
分钟。
—
—
—
T
CY
/2
0.65
T
CY
/2
0.5
—
100
100
—
0
马克斯。
350
350
500
T
CY
/2 + 0.65
T
CY
/2 + 0.5
0.25
400
400
10
7
单位
ps
ps
ps
ns
ns
ns
ps
ps
ms
ns
注意事项：
1.歪斜规格适用在相同的环境下（负荷，温度，V
DD
，器件速度等级） 。
2.测量开环模式PLL_EN = 0 。
使用示波器3.抖动的特点。测量时的抖动之后一个周期。抖动的特点，但未经测试。见频率选择表信息
在指定的输入频率适当FREQ_SEL水平。
5
QS5917T
具有集成环路滤波器低偏移CMOS PLL时钟驱动器
工业温度范围
低偏移CMOS PLL
带有时钟驱动器
集成环路滤波器
产品特点：
QS5917T
5V操作
2xQ输出， Q / 2输出，输出Q
输出三态，而
RST
低
内置环路滤波器的RC网络
低噪音TTL电平输出
< 500PS的输出歪斜，Q
0
-Q
4
低频测试PLL禁用特性
平衡驱动器输出± 24毫安
132MHz最大频率（ 2xQ输出）
功能相当于摩托罗拉MC88915
ESD > 2000V
闭锁> -300mA
可在QSOP和PLCC封装
描述
该QS5917T时钟驱动器使用一个内部锁相环（ PLL）的
锁定低偏移输出的两个参考时钟输入中的一个。八
输出可供选择： Q
0
-Q
4
， 2xQ ， Q / 2 ，Q
5
。精心布局和设计
确保< 500PS的Q之间的偏移
0
-Q
4
和Q / 2输出。该QS5917T
包括一个内部RC滤波器提供优异的抖动characteris-
抽动并省去了外部元件。此外，TTL
电平输出减少时钟信号中的噪声。馈的各种组合
背部和除以2就VCO路径允许应用程序是定做
美化版线性VCO工作在很宽范围的输入SYNC的频
quencies 。压控振荡器，也可以通过PLL_EN信号禁用，以允许
低频或直流测试。 LOCK输出断言来表示时，
相位锁定已经完成。该QS5917T设计用于在使用中
高性能工作站，多功能车载电脑，网络硬件，
和大型机系统。几种可用于并行或散射
在整个的保证低歪斜，全系统时钟distri-系统
bution网络。
有关PLL时钟驱动器产品的详细信息，请参阅应用
笔记AN- 227 。
功能框图
REF_SEL
LOCK
反馈
PLL_EN
FREQ_SEL
SYNC
0
SYNC
1
RST
0
0
1
相
探测器
环
滤波器
1
VCO
1
/2
0
R
Q
D
R
Q
D
R
Q
D
R
Q
D
R
Q
D
R
Q
D
R
Q
D
Q
Q/2
Q
5
Q
4
Q
3
Q
2
Q
1
Q
0
2xQ
IDT标志是集成设备技术，Inc.的注册商标。
工业温度范围
1
2000集成设备技术有限公司
2000年7月
DSC-5227/2
QS5917T
具有集成环路滤波器低偏移CMOS PLL时钟驱动器
工业温度范围
引脚配置
GND
RST
V
DD
Q
5
V
DD
RST
反馈
REF_SEL
SYNC
0
AV
DD
NC
AGND
SYNC
1
FREQ_SEL
GND
Q
0
2
3
4
5
6
7
8
9
10
11
12
13
14
27
26
25
24
23
22
21
20
19
18
17
16
15
V
DD
2xQ
Q/2
GND
Q
3
V
DD
Q
2
GND
LOCK
PLL_EN
GND
Q
1
V
DD
反馈
REF_SEL
SYNC
0
AV
DD
NC
AGND
SYNC
1
5
6
7
8
9
10
11
4
3
2
1
28
Q
4
27
26
25
24
23
22
21
20
19
Q/2
GND
Q
3
V
DD
Q
2
GND
LOCK
12
13
14
15
16
17
18
GND
GND
马克斯。
6
10
V
DD
FREQ_SEL
QSOP
顶视图
PLCC
顶视图
绝对最大额定值
(1)
符号
等级
最大
电源电压对地
直流输入电压V
IN
交流输入电压（脉冲宽度
≤
20ns)
最大功率耗散（T
A
= 85°C)
T
英镑
存储温度范围
-0.5到+7
-0.5到+7
–3
1.2
-65到+150
单位
V
V
V
W
°C
电容
(T
A
= + 25 ° C，F = 1.0MHz的，V
IN
= 0V)
QSOP
参数
C
IN
C
OUT
典型值。
3
7
马克斯。
4
9
典型值。
4
8
PLCC
单位
pF
pF
注意：
1.强调超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能的操作
该设备在这些或以上的任何其他条件，在操作指示的
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
2
PLL_EN
Q
0
Q
1
2xQ
V
DD
GND
1
28
Q
4
Q
5
QS5917T
具有集成环路滤波器低偏移CMOS PLL时钟驱动器
工业温度范围
引脚说明
引脚名称
SYNC
0
SYNC
1
REF_SEL
FREQ_SEL
反馈
Q
0
-Q
4
Q
5
2xQ
Q/2
LOCK
RST
PLL_EN
NC
I / O
I
I
I
I
I
O
O
O
O
O
I
I
—
参考时钟输入
参考时钟输入
参考时钟选择。当1 ，选择SYNC
1
。 0时，选择SYNC
0
.
VCO频率选择。为了选择最佳的VCO工作频率取决于输入频率。
PLL反馈输入端被连接到用户选择的输出引脚。外部反馈提供了灵活性，为不同的输出频率
关系。看到频率选择表以了解更多信息。
时钟输出
时钟输出。匹配的次数，但倒相对于问
时钟输出。匹配的相位，但频率是两倍的Q频率。
时钟输出。匹配的相位，但频率为一半的Q频率。
PLL锁定指示信号。 1表示正锁。 0表示PLL没有锁定，并输出可能不同步到输入端。
异步复位。复位所有输出寄存器。 0时，所有输出都保持在三态状态。 1时，输出启用（正常
操作）。
PLL使能。 1时， PLL使能（正常工作） 。 0时， PLL被禁用（用于测试目的） 。
无连接
描述
输出频率规格
工业：T已
A
= -40 ° C至+ 85°C ， AV
DD
/
V
DD
= 5V ± 5%
符号
F
2XQ
F
Q
F
Q/2
描述
最大频率，输出2xQ
最大频率，Q
0
- Q
4
, Q
5
输出
最大频率， Q / 2输出
– 70
70
35
17.5
– 100
100
50
25
– 132
132
66
33
单位
兆赫
兆赫
兆赫
3
QS5917T
具有集成环路滤波器低偏移CMOS PLL时钟驱动器
工业温度范围
频率选择表
SYNC （兆赫）
FREQ_SEL
1
1
1
1
0
0
0
0
输出用于
反馈
Q/2
Q
0
-Q
4
Q
5
2xQ
Q/2
Q
0
-Q
4
Q
5
2xQ
（允许范围）
分钟。
最大
14
28
28
56
7
14
14
28
F
2XQ
/
4
F
2XQ
/
2
F
2XQ
/
2
F
2XQ （1）
F
2XQ
/
8
F
2XQ
/
4
F
2XQ
/
4
F
2XQ
/
2
Q/
2
SYNC
SYNC / 2
- SYNC / 2
SYNC / 4
SYNC
SYNC / 2
- SYNC / 2
SYNC / 4
输出频率的关系
Q
5
Q输出
- SYNC X 2
- SYNC
SYNC
- SYNC / 2
- SYNC X 2
- SYNC
SYNC
- SYNC / 2
SYNC X 2
SYNC
- SYNC
SYNC / 2
SYNC X 2
SYNC
- SYNC
SYNC / 2
2XQ
SYNC X 4
SYNC X 2
- SYNC X 2
SYNC
SYNC X 4
SYNC X 2
- SYNC X 2
SYNC
注意：
1.为-132速度等级，最大输入频率限制在100MHz的。
直流电气在整个工作范围特性
下列条件适用，除非另有规定：
工业：T已
A
= -40 ° C至+ 85° C，A
VDD
/V
DD
= 5V ± 5%
符号
V
IH
V
IL
V
OH
V
OL
I
OZ
I
IN
参数
输入高电压电平
输入低电平
输出高电压
输出低电压
输出漏电流
输入漏电流
测试条件
确保逻辑高电平
保证逻辑低电平
V
DD
=最小值，我
OH
=
24mA
(1)
V
DD
=最小值，我
OH
=
100A
V
DD
=最小值，我
OL
= 24毫安
(1)
V
DD
=最小值，我
OL
= 100A
V
OUT
= V
DD
或GND ，V
DD
=最大。
V
IN
= AV
DD
或GND ， AV
DD
=最大。
分钟。
2
—
2.4
3
—
—
—
—
典型值。
—
—
—
—
—
—
—
—
马克斯。
—
0.9
—
—
0.55
0.2
±5
±5
A
A
V
单位
V
V
V
注意：
1. I
OL
我
OH
是12毫安和-12mA ，分别为LOCK输出。
电源特性
符号
I
CC
I
CCD
参数
每TTL输入高电平的输入电源电流
(2)
动态电源电流
V
DD
=最大
测试条件
(1)
V
DD
=最大，V
IN
= 3.4V
典型值。
0.4
—
马克斯。
1.5
0.4
单位
mA
毫安/ MHz的
注意事项：
1.对于显示为最小值的条件。或最大，在使用直流电气特性规定了相应的值。
2.本规范并不适用于PLL_EN输入。
4
QS5917T
具有集成环路滤波器低偏移CMOS PLL时钟驱动器
工业温度范围
输入时序要求
符号
t
R
, t
F
F
I
t
PWC
D
H
描述
最大输入上升和下降时间， 0.8V至2V
输入时钟频率， SYNC
0
， SYNC
1 (1)
输入时钟脉冲，高或低
占空比， SYNC
0
， SYNC
1
分钟。
—
14
2
25
马克斯。
3
F
2XQ
—
75
单位
ns
兆赫
ns
%
注意：
1.这架F
I
说明书基于Q输出端的反馈。看到频率选择表上允许的SYNC输入频率不同的反馈组合的更多细节。
开关特性
(1)
符号
t
SKR
t
SKF
t
SKALL
t
PW
t
PW
t
J
t
PD
t
PD
t
LOCK
t
PZH
t
PZL
t
PHZ
t
PLZ
t
R,
t
F
输出上升/下降时间， 0.8V至2V
0.4
1.5
ns
输出禁止时间，
RST
前高后低
(2)
0
6
ns
参数
输出偏斜上升沿之间，Q
0
-Q
4
和Q / 2
输出偏斜下降沿之间，Q
0
-Q
4
(1)
输出偏斜，所有输出
(1)
脉冲宽度，Q
5,
2xQ输出
脉冲宽度，Q
0
-Q
4
， Q / 2输出
(1)
周期到周期抖动， 33MHz的
(3)
SYNC输入，反馈延迟， 28MHz的
SYNC输入，反馈延迟， 33MHz的， 50Ω至1.5V
同步锁相
输出使能时间，
RST
从低到高
(2)
(1)
分钟。
—
—
—
T
CY
/2
0.65
T
CY
/2
0.5
—
100
100
—
0
马克斯。
350
350
500
T
CY
/2 + 0.65
T
CY
/2 + 0.5
0.25
400
400
10
7
单位
ps
ps
ps
ns
ns
ns
ps
ps
ms
ns
注意事项：
1.歪斜规格适用在相同的环境下（负荷，温度，V
DD
，器件速度等级） 。
2.测量开环模式PLL_EN = 0 。
使用示波器3.抖动的特点。测量时的抖动之后一个周期。抖动的特点，但未经测试。见频率选择表信息
在指定的输入频率适当FREQ_SEL水平。
5
