QL901M QuickMIPS 数据表
QuickMIPS ESP家庭
1.0概述
该QuickMIPS 嵌入式标准产品
（ ESP）的家庭提供了开箱-的的解决方案
组成的QL901M QuickMIPS芯片和
在QuickMIPS开发环境。该
开发环境包括一个参考
设计工具包（ RDK ）的驱动程序，实时
操作系统和QuickMIPS系统
模型。与RDK的，软件和硬件
工程师可以评估，调试和仿真
他们的系统中并行的。
片上，高速SRAM用于16K字节
由多个AHB总线主控使用
32位66/33 MHz的PCI主机和卫星
（主/目标），操作与DMA
通道和FIFO的满带宽
两个MAC10 / 100S与MII端口连接
轻松与外部收发器/ PHY器件
一个AHB 32位主端口/ 1 AHB
32位从端口可编程架构
全球系统配置和中断
调节器
中央处理器
高性能MIPS 4Kc处理器上运行
外设总线（ APB AMBA ）
32位APB运行在一半的CPU时钟
高达133兆赫.25μ
（ 173 Dhrystone MIPS的）
每MHz 1.3 Dhrystone MIPS的
MDU支持MAC指令
DSP功能
指令缓存16 KB的
（ 4路组相联）
数据高速缓存（ 4路集16字节
联想） ，每行锁定功能
频率（同在AHB时钟）
在可编程三个APB从设备端口
FABRIC
两个串行端口（其中一个带调制解调器控制
信号和一个带有IrDA兼容的信号）
四个通用32位定时器/计数器
在一个APB端口
16字节
SRAM
MIPS 4Kc
W /缓存
32位PCI
66/33 MHz的
ETHERNET
10/100 MAC
ETHERNET
10/100 MAC
内存
调节器
打断
调节器
高性能总线（ AMBA AHB ）
高性能的32位AMBA AHB总线
ECI为AHB
标准的高速系统总线运行
在一半的CPU时钟
用于高带宽存储器控制器
SDRAM，SRAM，和EPROM
标准SDRAM的最高SDRAM支持
256兆字节，支持自动刷新，高达4银行
非交错
支持PC100内存类型最多
两个芯片使
EPROM控制器，用于引导代码
8位， 16位和32位器件的宽度支持
32位高级高性能总线
AHB到APB
两个16550
个UART
4个32位
定时器/计数器
32位高级外设总线
3 APB
SLAVE
I / F
36 RAM块（配置128x18 ， 256x9 ， 512x4 ，或1024x2 ）
1 AHB
主I / F
1 AHB
从站I / F
通过-Link的可编程架构
CON连接可配置
逻辑分析仪
显示器（ CLAM ）
JTAG
18 ECU Blocks--的8x8乘法， 16位进位/加
图1 ：嵌入式QuickMIPS框图
QL901M QuickMIPS
TM
数据手册Rev B
1
可编程VIA- Link互联
嵌入式内存配置为RAM或FIFO
252可编程I / O
高速动态配置的ECU使硬件实现DSP功能
3位的指令
面料的I / O标准选项： LVTLL ， LVCMOS ， PCI ， GTL + ， SSTL和SSTL3
表1 ：可编程结构特点
最大的系统门*
536,472
逻辑阵列
最大
逻辑单元
RAM块** RAM位
列x行
倒装FL OPS
72x28
2,016
4,788
36
82,944
ECU模块***
18
* 75K ASIC门
**配置方法：
128x18 ， 256x9 ， 512x4 ，或1024x2
*** 8×8乘法，
16位的进位加
片上调试模块
芯片上的仪器模块的调试和跟踪功能
可配置逻辑分析模块（ CLAM ）与IP模块在可编程架构允许用户查看
从IP功能的面料选择的信号
开发与编程
开发工具的完整QuickLogic公司的软件套件，可以快速实现对IP
完整的SOC解决方案功能
完整的芯片仿真与所述处理器的用户定义的可编程逻辑IP功能，
高速缓存，内存和芯片上的所有硬连线功能
合成IP功能集成到可编程架构
布局和布线工具在可编程架构有效地实现IP功能
与芯片的其余部分IP功能丰富的时序分析，以确保整个芯片的功能
通过JTAG端口编程和调试支持整个芯片的
对于MIPS 4Kc处理器集成的调试支持
从认可的第三方的MIPS 4Kc处理器MIPS语言和调试工具支持
MIPS供应商
为各种DSP算法和功能的ECU支持
标准IP功能的插件和播放的实现标准的IP功能QuickLogic公司库
在可编程架构一个完整的SOC解决方案
QuickMIPS参考设计套件（ RDK ），提供了完整的板级支持包
芯片评测
编程和调试支持
标准IP功能的设备驱动程序支持
引导代码和诊断
2
www.quicklogic.com
2001 QuickLogic公司
设计工具平台支持
QuickWorks ，完整的产品套件，支持Windows 95/98 / NT / 2000 。它包括SPDE
（布局，包括布局&布线，时序分析，以及回注）的Synplify - 精简版（合成） ，涡轮增压
作家（ HDL-增强的文本编辑器）等。
QuickTool支持的Solaris 。它只有在排版软件（ SPDE ） 。
QuickMIPS模拟是通过已启用：
一个SmartModel （ VMC-生成的模型，加密的RTL ，比较慢） 。此选项支持
Verilog和VHDL 。
从Saivision SaiLAhead协同验证平台（非常快的C型） 。该选项仅支持
Verilog的（无VHDL ）在这个时候。
表2 ：设计工具平台支持
的Solaris
合成
布局
SmartModel
的Verilog XL / NC
模拟
的ModelSim
SaiLAhead
的Verilog XL / NC
X
X
X
X
X
X
的Synplify - 精简版
SPDE
的ModelSim / VCS
X
（在QuickTool ）
X
Windows NT的
Windows 2000中
Linux的
X
（在QuickWorks ）
X
（在QuickWorks ）
X
（在QuickWorks ）
X
（在QuickWorks ）
X
SaiLAhead平台
在“ SaiLAhead的QuickMIPS ”协同验证平台是专为QuickMIPS设备。它使
模拟的那些要在QuickMIPS可编程实现用户定义的逻辑功能
面料采用固定系统逻辑功能的QuickMIPS的休息，从而验证了整体QuickMIPS
功能。同时， SaiLAhead平台具有功能强大，功能丰富的调试器，这
让QuickMIPS用户开发和调试他们的应用程序代码（ C和MIPS汇编） 。该
SaiLAhead平台加速仿真的QuickMIPS装置的速度在模拟器如
NC- Verilog的使用C型为各种固定系统的逻辑功能的QuickMIPS设备。这
平台还提供了一个独立的C环境下提供额外的加速模拟的
整个QuickMIPS设计。请参阅
HT吨号码： // WW瓦特是个四是我0：N 。 C 0米
有关的信息越多
SaiLAhead平台。
QL901M QuickMIPS 数据手册Rev B
3
2.0嵌入式计算单元（ECU ）
传统的可编程逻辑架构不能有效地实现算术功能或
有效的。这些功能要求较高的逻辑单元的使用，同时赢得唯一表现平平
结果。通过嵌入一个动态可重构的计算单元，所述QuickMIPS芯片可以解决
各种算术功能有效地提供了一个强大的DSP平台。这
方法提供了比传统的可编程逻辑实现更高的性能。该ECU
块是理想的复杂的DSP ，滤波，和算法功能。该QuickMIPS架构允许
功能超出了可实现的使用DSP处理器或可编程逻辑器件。
嵌入式块时，在下面的框图晶体管级实现
图2
.
安博
XBUS
YBUS
16
8
8
乘
i总线
标志
添加
注册
3
2
1
17
RBUS
SEQUENCER
内存
逻辑单元
图2 ：嵌入式计算单元（ ECU ）框图
表3： ECU的比较
功能
描述
16位
加法器
32位
64位
8x8
倍增器
16 x 16
系统时钟
12ns
200兆赫
6.7纳秒
400兆赫
最慢的速度
GRADE
8纳秒
10纳秒
12纳秒
10纳秒
最快的速度等级
2.5纳秒
5.6纳秒
6.7纳秒
4.3纳秒
相当于ECU模块的高密度脂蛋白的可编程逻辑架构实现需要205
逻辑单元具有10 ns的延迟在-4速度等级。有最多18个ECU的块和一
最少在QuickMIPS芯片10的ECU块。 ECU的块被放在旁边的RAM中
电路效率的内存/取指令和寻址的DSP算法实现。
十八个8位乘法累加功能，可以在每个周期中实现共计2.6十亿
互助/秒时为144 MHz的主频。此外乘法累加功能，也可以在执行
所述可编程逻辑。
4
www.quicklogic.com
2001 QuickLogic公司
ECU的块可以通过指令被配置为8的算术函数，如图
表4
.
该模式的ECU模块通过指令集序进行动态重新编程。
表4： ECU的模式选择标准
指令集
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
手术
乘
乘 - 添加
积累
添加
乘法（注册）
乘 - 添加（注册）
多 - 厚积薄发
加入（注册）
排序器可进行各种逻辑运算符，如装有各种算法的FIFO中，
外部软件驱动的算法，或者一个内部状态机。这种灵活性允许设计人员
重新配置的ECU算法密集型应用中的功能在下一个时钟改变
周期，如自适应滤波。
3.0设计流程
该QuickMIPS设计流程，类似于ASIC设计流程中，示出在
科幻gure 3
.
MIPS编程
编译器，
汇编器，链接器
调试器
EJTAG
系统CON组fi guration
全球注册
CON组fi guration
在FPGA客户的IP设计
RTL
合成
将&路线
时序分析
最终网表
&时机
时序库
QuickIP模型
合成库
QuickMIPS
系统
模型
板卡级
支持包
QuickIP网表
全系统
功能协同仿真
有时序
芯片编程
图3 ： QuickMIPS硬件/软件协同开发流程
QL901M QuickMIPS 数据手册Rev B
5
QL901M QuickMIPS 数据表
QuickMIPS ESP家庭
1.0概述
该QuickMIPS 嵌入式标准产品
（ ESP）的家庭提供了开箱-的的解决方案
组成的QL901M QuickMIPS芯片和
在QuickMIPS开发环境。该
开发环境包括一个参考
设计工具包（ RDK ）的驱动程序，实时
操作系统和QuickMIPS系统
模型。与RDK的，软件和硬件
工程师可以评估，调试和仿真
他们的系统中并行的。
片上，高速SRAM用于16K字节
由多个AHB总线主控使用
32位66/33 MHz的PCI主机和卫星
（主/目标），操作与DMA
通道和FIFO的满带宽
两个MAC10 / 100S与MII端口连接
轻松与外部收发器/ PHY器件
一个AHB 32位主端口/ 1 AHB
32位从端口可编程架构
全球系统配置和中断
调节器
中央处理器
高性能MIPS 4Kc处理器上运行
外设总线（ APB AMBA ）
32位APB运行在一半的CPU时钟
高达133兆赫.25μ
（ 173 Dhrystone MIPS的）
每MHz 1.3 Dhrystone MIPS的
MDU支持MAC指令
DSP功能
指令缓存16 KB的
（ 4路组相联）
数据高速缓存（ 4路集16字节
联想） ，每行锁定功能
频率（同在AHB时钟）
在可编程三个APB从设备端口
FABRIC
两个串行端口（其中一个带调制解调器控制
信号和一个带有IrDA兼容的信号）
四个通用32位定时器/计数器
在一个APB端口
16字节
SRAM
MIPS 4Kc
W /缓存
32位PCI
66/33 MHz的
ETHERNET
10/100 MAC
ETHERNET
10/100 MAC
内存
调节器
打断
调节器
高性能总线（ AMBA AHB ）
高性能的32位AMBA AHB总线
ECI为AHB
标准的高速系统总线运行
在一半的CPU时钟
用于高带宽存储器控制器
SDRAM，SRAM，和EPROM
标准SDRAM的最高SDRAM支持
256兆字节，支持自动刷新，高达4银行
非交错
支持PC100内存类型最多
两个芯片使
EPROM控制器，用于引导代码
8位， 16位和32位器件的宽度支持
32位高级高性能总线
AHB到APB
两个16550
个UART
4个32位
定时器/计数器
32位高级外设总线
3 APB
SLAVE
I / F
36 RAM块（配置128x18 ， 256x9 ， 512x4 ，或1024x2 ）
1 AHB
主I / F
1 AHB
从站I / F
通过-Link的可编程架构
CON连接可配置
逻辑分析仪
显示器（ CLAM ）
JTAG
18 ECU Blocks--的8x8乘法， 16位进位/加
图1 ：嵌入式QuickMIPS框图
QL901M QuickMIPS
TM
数据手册Rev B
1
可编程VIA- Link互联
嵌入式内存配置为RAM或FIFO
252可编程I / O
高速动态配置的ECU使硬件实现DSP功能
3位的指令
面料的I / O标准选项： LVTLL ， LVCMOS ， PCI ， GTL + ， SSTL和SSTL3
表1 ：可编程结构特点
最大的系统门*
536,472
逻辑阵列
最大
逻辑单元
RAM块** RAM位
列x行
倒装FL OPS
72x28
2,016
4,788
36
82,944
ECU模块***
18
* 75K ASIC门
**配置方法：
128x18 ， 256x9 ， 512x4 ，或1024x2
*** 8×8乘法，
16位的进位加
片上调试模块
芯片上的仪器模块的调试和跟踪功能
可配置逻辑分析模块（ CLAM ）与IP模块在可编程架构允许用户查看
从IP功能的面料选择的信号
开发与编程
开发工具的完整QuickLogic公司的软件套件，可以快速实现对IP
完整的SOC解决方案功能
完整的芯片仿真与所述处理器的用户定义的可编程逻辑IP功能，
高速缓存，内存和芯片上的所有硬连线功能
合成IP功能集成到可编程架构
布局和布线工具在可编程架构有效地实现IP功能
与芯片的其余部分IP功能丰富的时序分析，以确保整个芯片的功能
通过JTAG端口编程和调试支持整个芯片的
对于MIPS 4Kc处理器集成的调试支持
从认可的第三方的MIPS 4Kc处理器MIPS语言和调试工具支持
MIPS供应商
为各种DSP算法和功能的ECU支持
标准IP功能的插件和播放的实现标准的IP功能QuickLogic公司库
在可编程架构一个完整的SOC解决方案
QuickMIPS参考设计套件（ RDK ），提供了完整的板级支持包
芯片评测
编程和调试支持
标准IP功能的设备驱动程序支持
引导代码和诊断
2
www.quicklogic.com
2001 QuickLogic公司
设计工具平台支持
QuickWorks ，完整的产品套件，支持Windows 95/98 / NT / 2000 。它包括SPDE
（布局，包括布局&布线，时序分析，以及回注）的Synplify - 精简版（合成） ，涡轮增压
作家（ HDL-增强的文本编辑器）等。
QuickTool支持的Solaris 。它只有在排版软件（ SPDE ） 。
QuickMIPS模拟是通过已启用：
一个SmartModel （ VMC-生成的模型，加密的RTL ，比较慢） 。此选项支持
Verilog和VHDL 。
从Saivision SaiLAhead协同验证平台（非常快的C型） 。该选项仅支持
Verilog的（无VHDL ）在这个时候。
表2 ：设计工具平台支持
的Solaris
合成
布局
SmartModel
的Verilog XL / NC
模拟
的ModelSim
SaiLAhead
的Verilog XL / NC
X
X
X
X
X
X
的Synplify - 精简版
SPDE
的ModelSim / VCS
X
（在QuickTool ）
X
Windows NT的
Windows 2000中
Linux的
X
（在QuickWorks ）
X
（在QuickWorks ）
X
（在QuickWorks ）
X
（在QuickWorks ）
X
SaiLAhead平台
在“ SaiLAhead的QuickMIPS ”协同验证平台是专为QuickMIPS设备。它使
模拟的那些要在QuickMIPS可编程实现用户定义的逻辑功能
面料采用固定系统逻辑功能的QuickMIPS的休息，从而验证了整体QuickMIPS
功能。同时， SaiLAhead平台具有功能强大，功能丰富的调试器，这
让QuickMIPS用户开发和调试他们的应用程序代码（ C和MIPS汇编） 。该
SaiLAhead平台加速仿真的QuickMIPS装置的速度在模拟器如
NC- Verilog的使用C型为各种固定系统的逻辑功能的QuickMIPS设备。这
平台还提供了一个独立的C环境下提供额外的加速模拟的
整个QuickMIPS设计。请参阅
HT吨号码： // WW瓦特是个四是我0：N 。 C 0米
有关的信息越多
SaiLAhead平台。
QL901M QuickMIPS 数据手册Rev B
3
2.0嵌入式计算单元（ECU ）
传统的可编程逻辑架构不能有效地实现算术功能或
有效的。这些功能要求较高的逻辑单元的使用，同时赢得唯一表现平平
结果。通过嵌入一个动态可重构的计算单元，所述QuickMIPS芯片可以解决
各种算术功能有效地提供了一个强大的DSP平台。这
方法提供了比传统的可编程逻辑实现更高的性能。该ECU
块是理想的复杂的DSP ，滤波，和算法功能。该QuickMIPS架构允许
功能超出了可实现的使用DSP处理器或可编程逻辑器件。
嵌入式块时，在下面的框图晶体管级实现
图2
.
安博
XBUS
YBUS
16
8
8
乘
i总线
标志
添加
注册
3
2
1
17
RBUS
SEQUENCER
内存
逻辑单元
图2 ：嵌入式计算单元（ ECU ）框图
表3： ECU的比较
功能
描述
16位
加法器
32位
64位
8x8
倍增器
16 x 16
系统时钟
12ns
200兆赫
6.7纳秒
400兆赫
最慢的速度
GRADE
8纳秒
10纳秒
12纳秒
10纳秒
最快的速度等级
2.5纳秒
5.6纳秒
6.7纳秒
4.3纳秒
相当于ECU模块的高密度脂蛋白的可编程逻辑架构实现需要205
逻辑单元具有10 ns的延迟在-4速度等级。有最多18个ECU的块和一
最少在QuickMIPS芯片10的ECU块。 ECU的块被放在旁边的RAM中
电路效率的内存/取指令和寻址的DSP算法实现。
十八个8位乘法累加功能，可以在每个周期中实现共计2.6十亿
互助/秒时为144 MHz的主频。此外乘法累加功能，也可以在执行
所述可编程逻辑。
4
www.quicklogic.com
2001 QuickLogic公司
ECU的块可以通过指令被配置为8的算术函数，如图
表4
.
该模式的ECU模块通过指令集序进行动态重新编程。
表4： ECU的模式选择标准
指令集
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
手术
乘
乘 - 添加
积累
添加
乘法（注册）
乘 - 添加（注册）
多 - 厚积薄发
加入（注册）
排序器可进行各种逻辑运算符，如装有各种算法的FIFO中，
外部软件驱动的算法，或者一个内部状态机。这种灵活性允许设计人员
重新配置的ECU算法密集型应用中的功能在下一个时钟改变
周期，如自适应滤波。
3.0设计流程
该QuickMIPS设计流程，类似于ASIC设计流程中，示出在
科幻gure 3
.
MIPS编程
编译器，
汇编器，链接器
调试器
EJTAG
系统CON组fi guration
全球注册
CON组fi guration
在FPGA客户的IP设计
RTL
合成
将&路线
时序分析
最终网表
&时机
时序库
QuickIP模型
合成库
QuickMIPS
系统
模型
板卡级
支持包
QuickIP网表
全系统
功能协同仿真
有时序
芯片编程
图3 ： QuickMIPS硬件/软件协同开发流程
QL901M QuickMIPS 数据手册Rev B
5
QQ：2881677436 复制
